作者 myglobe 在 PTT 全部看板的留言(推文), 共206則

[問題] 專題題目

[ Electronics ]8 留言, 推噓總分: +3

作者: andy6082001 - 發表於 2008/11/23 10:54(17年前)

5^F推myglobe:一個小而美的專題絕對比大而無章專題好越簡單越困難11/23 12:36

Re: [問題] DRAM,SRAM裡的電容大小 and sense ampl …

[ Electronics ]21 留言, 推噓總分: +4

作者: myglobe - 發表於 2008/11/22 05:02(17年前)

5^F→myglobe:sorry 想討論一點 bitline拉到vdd/2 對read margin不一定11/22 11:22

6^F→myglobe:好通常可能更差主要原因在vdd/2的時候雖然DC點提昇較少11/22 11:23

7^F→myglobe:但是整個MARGIN下降這跟寫是一樣的動作當讀取的時候11/22 11:24

8^F→myglobe:再配上雜訊轉態機會是有的因此通常設計bitline的預充電11/22 11:25

9^F→myglobe:位越高 CELL的穩定度也會比較高11/22 11:26

10^F→myglobe:當然這還要配合SA的DC點來決定11/22 11:26

11^F→myglobe:通常將Bitline設計在vdd/2 是為了用inverter-based的SA11/22 11:34

12^F→myglobe:此時當SA的inverter可視為一個class a的output11/22 11:35

13^F→myglobe:而我猜想 access nmos>latch nmos vdd/2之設計中不只讀011/22 11:52

14^F→myglobe:同時必須讀1 才會讓access nmos大於latch nmos11/22 11:55

15^F→myglobe:vdd式的bitline設計只讀0不讀1 設計準則才會有差11/22 11:56

16^F→myglobe:但READ SNM上或許還是vdd式設計較佳11/22 11:57

Re: [發問] 新手那項技能要先點高?

[ Mabinogi ]50 留言, 推噓總分: +29

作者: windycat - 發表於 2008/11/21 01:39(17年前)

8^F推myglobe:都練先點冶金把掏到的鐵拿去練冶鍊11/21 07:15

9^F→myglobe:其他拿去賣11/21 07:16

[問題] 模擬一個數位振盪器...但振不出來???

[ Electronics ]1 留言, 推噓總分: +1

作者: spiderman007 - 發表於 2008/10/22 20:42(17年前)

1^F推myglobe:請你擺SPICE檔或是更清楚的資料這樣不好分析10/23 05:38

七下 Gonzalez 2:1

[ CMWang ]103 留言, 推噓總分: +69

作者: Simplebank - 發表於 2008/06/11 12:13(17年前)

60^F推myglobe:DP!!!06/11 12:14

四下 E. Chavez 2:0

[ CMWang ]23 留言, 推噓總分: +16

作者: Simplebank - 發表於 2008/06/11 11:14(17年前)

4^F推myglobe:哭哭06/11 11:14

四下 Cust 2:0

[ CMWang ]29 留言, 推噓總分: +13

作者: lockerty - 發表於 2008/06/11 11:11(17年前)

18^F推myglobe:被說守備比大吉還差...XDD06/11 11:13

三下 K. Suzuki 2:0

[ CMWang ]22 留言, 推噓總分: +14

作者: lockerty - 發表於 2008/06/11 10:58(17年前)

3^F推myglobe:給你加油推!!06/11 10:58

[轉錄][請益] 我需要專家或高手的幫忙

[ HotBloodYuan ]1 留言, 推噓總分: +1

作者: gary27 - 發表於 2008/03/13 16:05(18年前)

32^F推myglobe:推140.123.110.42 03/13 15:17

[問題] 何謂butterfly curve？

[ Electronics ]4 留言, 推噓總分: +3

作者: Habon - 發表於 2008/01/28 19:17(18年前)

2^F推myglobe:Noise Margin??01/30 20:56

作者查詢 / myglobe