作者查詢 / chrispherd
作者 chrispherd 在 PTT [ Electronics ] 看板的留言(推文), 共39則
限定看板:Electronics
看板排序:
全部home-sale1702Gossiping248Tech_Job175VR126NBA99movie86WomenTalk77Boy-Girl58graduate48MobileComm41Electronics39joke38EAseries35Tennis33Stock30Android21Federer20Beauty18StupidClown18PlayStation15MenTalk13kodomo12Soft_Job12Instant_Mess10WorldCup10Grad-ProbAsk9C_Chat8GO8Steam8comm_and_RF6the_8mmsky6HatePolitics5PostRock5BandPlayer4e-shopping3Hunter3Japan_Travel3JinYong3KS98-3023mobilesales3Brit-pop2car2clmusic2EuropeanCar2Hsinchu2LFP2MayDay2NSwitch2PokeMon2Salary2selfkill2specialman2TigerBlue2TizzyBac2Women_Picket2Baseball1basketballTW1CareerPlan1CarShop1CGU_EE981clPianist1comment1CourtBasketB1CVS1Deserts1FCU_EE97B1FORMULA11Grizzlies1HK-movie1Hualien1Ind-travel1iOS1KS94-3091LadyGaga1Master_D1Military1Nadal1NDHU-His1001NTTU_CSIE991NTU-EM931NTUOCGeo1Nurse1Olympics_ISG1Penpal1Physics1PokemonGO1SP2_Basket1Starbucks1Suckcomic1teeth_salon1toberich1twin1UEFA1wearefriends1<< 收起看板(94)
6F噓:so?04/13 17:55
8F推:雖然說Sequential電路一你這樣寫不會有Latch的問題12/14 01:13
9F→:一般來說你那兩種寫法Compile過都是一樣的東西12/14 01:14
10F→:合成結果會不同我看dc可能是有針對你第一種寫法做優化12/14 01:15
11F推:差別在Compile的結果有可能不同(EnableDFF or MuxDFF)12/14 01:18
3F→:Constraint都是一樣的~直接把DC吐出的SDC給它08/02 17:50
4F→:多核模擬是怎麼回是阿XD mmon大可以幫我解釋一下嗎?Y08/02 17:51
10F→:我在看Lay完的SDC裡頭的確有很多東西MISS掉,原來可能08/04 01:20
11F→:是Metal的問題,我在檢查看看。08/04 01:20
1F推:你去寫一個Module,大概就用assign輸出等於A*B來當乘法03/29 20:24
2F→:器。ISE合成在Synthesize的Properties裡的HDL Options03/29 20:26
3F→:Use DSP Block的選項Auto調為No。這樣子應該OK?03/29 20:27
6F推:不會喔! 他會依照你的Code來合成,我平常就是這樣寫的!03/30 07:43
7F→:他不會合出你HDL Code裡沒有的東西。03/30 07:44
19F推:不知道有人語氣再差什麼...03/20 22:50
9F推:其實你說的沒錯 但高頻響應跟低通沒有直接關係03/13 21:48
10F→:這樣講怪怪的03/13 21:48
9F推:你應該了解Acm的零點頻率怎麼來的吧?03/10 23:46
10F→:因為 CMRR = |Ad/Acm|可以發現CMRR的兩個主要極點為03/10 23:48
11F→:一個來自於差模增益的主極點,一個則是共模增益的零點03/10 23:49
12F→:其中共模增益的零點來自於下方電流鏡的Rss與Css,非常03/10 23:50
13F→:大,造成共模零點直很小進而成為CMRR的主極點,所以3dB03/10 23:51
14F→:就大概落在那裏了。03/10 23:52
4F推:解答寫得怪怪的03/13 21:43
10F推:最快的方法是你圖出來以後,去點HELP右下ShowPlotTools09/07 12:39
11F推:指標去點一下你的圖,可以發現右下角的Line選項為09/07 12:41
12F→:No Line的話改成你要的實線或虛線09/07 12:42
2F→:在一個運算單元之後必須加上Delay Element去延遲幾個Cy07/07 22:07
3F→:cle讓訊號同步,我想將這幾個Delay Element坐在運算單07/07 22:09
4F→:原裡面。07/07 22:11
6F→:csa = carry select adder 基本上複雜度會是RCA的兩倍?07/08 18:46
8F→:如果使用Folded在其他的電路沒有增加Pipeline Stage的07/09 14:49
9F→:是不是會是Throughput降低?07/09 14:50
16F→:了解了 我會往這個方向去思考07/14 21:25