作者查詢 / chrispherd

總覽項目: 發文 | 留言 | 暱稱
作者 chrispherd 在 PTT [ Electronics ] 看板的留言(推文), 共39則
限定看板:Electronics
首頁
上一頁
1
2
下一頁
尾頁
[問題] 請問台灣是否有自製的CPU?
[ Electronics ]33 留言, 推噓總分: +1
作者: kingstong - 發表於 2013/04/13 14:38(11年前)
6Fchrispherd:so?04/13 17:55
[問題] Verilog寫不寫else差異
[ Electronics ]16 留言, 推噓總分: +3
作者: asd1436 - 發表於 2012/12/13 22:10(11年前)
8Fchrispherd:雖然說Sequential電路一你這樣寫不會有Latch的問題12/14 01:13
9Fchrispherd:一般來說你那兩種寫法Compile過都是一樣的東西12/14 01:14
10Fchrispherd:合成結果會不同我看dc可能是有針對你第一種寫法做優化12/14 01:15
11Fchrispherd:差別在Compile的結果有可能不同(EnableDFF or MuxDFF)12/14 01:18
[問題] 新版SOC Encounter
[ Electronics ]11 留言, 推噓總分: +2
作者: chrispherd - 發表於 2012/08/01 11:14(11年前)
3Fchrispherd:Constraint都是一樣的~直接把DC吐出的SDC給它08/02 17:50
4Fchrispherd:多核模擬是怎麼回是阿XD mmon大可以幫我解釋一下嗎?Y08/02 17:51
10Fchrispherd:我在看Lay完的SDC裡頭的確有很多東西MISS掉,原來可能08/04 01:20
11Fchrispherd:是Metal的問題,我在檢查看看。08/04 01:20
[問題] xilinx ipcore產生的乘法器可以無clk嗎?
[ Electronics ]14 留言, 推噓總分: +4
作者: qeagle - 發表於 2012/03/28 18:42(12年前)
1Fchrispherd:你去寫一個Module,大概就用assign輸出等於A*B來當乘法03/29 20:24
2Fchrispherd:器。ISE合成在Synthesize的Properties裡的HDL Options03/29 20:26
3Fchrispherd:Use DSP Block的選項Auto調為No。這樣子應該OK?03/29 20:27
6Fchrispherd:不會喔! 他會依照你的Code來合成,我平常就是這樣寫的!03/30 07:43
7Fchrispherd:他不會合出你HDL Code裡沒有的東西。03/30 07:44
[問題] 關於ADC利用FFT跑出來的SPECTRUM的問題
[ Electronics ]32 留言, 推噓總分: +10
作者: chenkaihsu - 發表於 2012/03/20 08:56(12年前)
19Fchrispherd:不知道有人語氣再差什麼...03/20 22:50
[問題] 解電晶體電路的dc gain
[ Electronics ]12 留言, 推噓總分: +1
作者: gauss760220 - 發表於 2012/03/13 14:03(12年前)
9Fchrispherd:其實你說的沒錯 但高頻響應跟低通沒有直接關係03/13 21:48
10Fchrispherd:這樣講怪怪的03/13 21:48
Fw: [理工]電子學-頻率響應
[ Electronics ]9 留言, 推噓總分: +1
作者: kela12340 - 發表於 2012/03/10 20:36(12年前)
9Fchrispherd:你應該了解Acm的零點頻率怎麼來的吧?03/10 23:46
10Fchrispherd:因為 CMRR = |Ad/Acm|可以發現CMRR的兩個主要極點為03/10 23:48
11Fchrispherd:一個來自於差模增益的主極點,一個則是共模增益的零點03/10 23:49
12Fchrispherd:其中共模增益的零點來自於下方電流鏡的Rss與Css,非常03/10 23:50
13Fchrispherd:大,造成共模零點直很小進而成為CMRR的主極點,所以3dB03/10 23:51
14Fchrispherd:就大概落在那裏了。03/10 23:52
[請益] BJT題目求解
[ Electronics ]4 留言, 推噓總分: +2
作者: qpowjohn - 發表於 2012/02/07 22:13(12年前)
4Fchrispherd:解答寫得怪怪的03/13 21:43
[問題] 關於Matlab跑出來的圖~
[ Electronics ]15 留言, 推噓總分: +5
作者: chenkaihsu - 發表於 2011/09/02 22:02(12年前)
10Fchrispherd:最快的方法是你圖出來以後,去點HELP右下ShowPlotTools09/07 12:39
11Fchrispherd:指標去點一下你的圖,可以發現右下角的Line選項為09/07 12:41
12Fchrispherd:No Line的話改成你要的實線或虛線09/07 12:42
[問題] Ripple Carry Adder複雜度更低的加法器
[ Electronics ]18 留言, 推噓總分: +4
作者: chrispherd - 發表於 2011/07/07 21:14(13年前)
2Fchrispherd:在一個運算單元之後必須加上Delay Element去延遲幾個Cy07/07 22:07
3Fchrispherd:cle讓訊號同步,我想將這幾個Delay Element坐在運算單07/07 22:09
4Fchrispherd:原裡面。07/07 22:11
6Fchrispherd:csa = carry select adder 基本上複雜度會是RCA的兩倍?07/08 18:46
8Fchrispherd:如果使用Folded在其他的電路沒有增加Pipeline Stage的07/09 14:49
9Fchrispherd:是不是會是Throughput降低?07/09 14:50
16Fchrispherd:了解了 我會往這個方向去思考07/14 21:25
首頁
上一頁
1
2
下一頁
尾頁