作者查詢 / bakerly

總覽項目：發文 | 留言 | 暱稱

作者 bakerly 在 PTT [ Electronics ] 看板的留言(推文), 共248則

限定看板：Electronics

首頁

尾頁

[問題] LEC 使用

[ Electronics ]18 留言, 推噓總分: +3

作者: eamansf96xs - 發表於 2019/05/30 01:08(6年前)

3^F推bakerly: 有，dc也是有bug的，前公司就曾被dc陰過。05/30 21:55

16^F推bakerly: dc的演算法一直有在更新，有改就可能會出問題，中彈的那05/31 20:27

17^F→bakerly: 個rtl code用前一版或後一版的dc合都不會錯，唯獨那版會05/31 20:27

18^F→bakerly: 錯，自此之後公司就規定一定要作lec。05/31 20:27

[請益] 比較器選擇問題

[ Electronics ]13 留言, 推噓總分: +2

作者: CHRIS765 - 發表於 2019/04/03 17:21(6年前)

7^F推bakerly: 輸出應該是右邊紅色線，當Vin-大於零且Vin+大於Vin- 時輸04/04 16:44

8^F→bakerly: 出為1,反過來輸出為-1，當Vin-為零時輸出為0。04/04 16:44

[問題] verilog array在always給值

[ Electronics ]41 留言, 推噓總分: +12

作者: gapuu - 發表於 2018/11/02 10:27(7年前)

16^F推bakerly: 針對你對合成latch的疑問，verilig always block 裡的訊11/03 12:23

17^F→bakerly: 號不寫預設就是維持，所以如果寫齊只是為了寫出自已給自11/03 12:24

18^F→bakerly: 己，那和預設是一樣的，不會影響到會不會合出latch.11/03 12:24

20^F推bakerly: 因為負緣觸發，當負緣發生後進這個always執行，此時rst一11/03 14:55

21^F→bakerly: 定為0，你寫if(rst)永遠不會成立等於沒寫，所以一定會寫i11/03 14:55

22^F→bakerly: f(!rst)。話說原po這裡寫錯了，會沒有reset值。11/03 14:55

[問題] clock轉換

[ Electronics ]4 留言, 推噓總分: +3

作者: a1010223 - 發表於 2018/09/20 17:39(7年前)

1^F推bakerly: 將兩個差90度的clock直接xor起來可以得到一個2倍的clk，809/20 21:09

2^F→bakerly: 個相位總共可以產4個兩倍頻的clk。09/20 21:09

[問題] zero delay simulation跟notimingcheck

[ Electronics ]11 留言, 推噓總分: +3

作者: tentimes - 發表於 2018/07/08 21:57(7年前)

1^F推bakerly: 這兩個是不一樣的東西，以dff為例，zero delay是讓dly歸007/09 09:48

2^F→bakerly: ，clk edge一來d就傳到q，中間沒dly。 no timing check07/09 09:48

3^F→bakerly: 是不作timing check。d和clk的關係不符合setup/hold tomi07/09 09:48

4^F→bakerly: ng時也不會讓q輸出unknow。前者一時不知道有什麼例子，後07/09 09:48

5^F→bakerly: 者常用在確認function不管timing時先關掉timing chec看fu07/09 09:48

6^F→bakerly: nction對不對。07/09 09:48

[問題] verilog問題

[ Electronics ]3 留言, 推噓總分: +1

作者: av26821076 - 發表於 2018/06/13 20:59(7年前)

2^F→bakerly: 這可能的原因也太多了吧。06/14 21:28

[問題] verilog合成出我不要的東西

[ Electronics ]67 留言, 推噓總分: +22

作者: nctukmdick - 發表於 2018/05/14 22:02(7年前)

36^F推bakerly: 你看看你精簡過後的code,reset_start 為0時countdown_ena05/15 22:22

37^F→bakerly: ble=~countdown_start,reset_start=1時countdown_enable05/15 22:22

38^F→bakerly: 不變，這不就是latch嗎?05/15 22:22

[請益] ROM大小請益

[ Electronics ]20 留言, 推噓總分: +5

作者: wads5566 - 發表於 2018/04/09 13:43(7年前)

2^F推bakerly: 前面代表位址數，後面代表每個位址幾個bit04/09 21:29

[問題] 電路學例題

[ Electronics ]18 留言, 推噓總分: +6

作者: zzss2003 - 發表於 2018/02/21 17:38(8年前)

4^F推bakerly: 左下的節點由上往下流入1.67安，再往左流出1.67安。右下02/21 21:38

5^F→bakerly: 的節點由右往左流入1安，再往上流出1安。各走各的迴路。02/21 21:38

14^F推bakerly: 兩個迴路只是好理解，其實那兩個點就是同一個點，你犯一02/22 21:55

15^F→bakerly: 個很明顯的錯就是該點明明有四條路徑，你確只看兩條，才02/22 21:55

16^F→bakerly: 會有0.65安不見了。另外當兩點等電位時，不管中間阻抗多02/22 21:55

17^F→bakerly: 小都不會有電流流過。02/22 21:55

[請益] 邏輯設計真值表

[ Electronics ]20 留言, 推噓總分: +4

作者: RobertH - 發表於 2018/01/18 18:33(8年前)

5^F推bakerly: 我猜你看到的是T型正反器，他的行為就是T為1時qn+1=~qn。01/18 21:39

6^F→bakerly: 為什麼去google一下它的結構推一下就知道了。01/18 21:39

9^F推bakerly: 簡單講，set為0，reset為1時不管當t輸出為何，下一t輸出01/18 22:31

10^F→bakerly: 均為0，set為1，reset為0時下一t輸出均為1 ，輸入均為1時01/18 22:31

11^F→bakerly: 下一t輸出不變，輸入均為0為不合法的輸入。01/18 22:31

12^F→bakerly: 這個真值表在告訴你這電路的行為，不是讓你來推qn+1是什01/18 22:38

13^F→bakerly: 麼，要推qn+1是要拿電路來分析，當你把電路分析完你就會01/18 22:38

14^F→bakerly: 寫出這張真值表，你方向弄反了。01/18 22:38

15^F→bakerly: 還有，你這張真值表怪怪的，not allow和hold和一般常見的01/18 22:48

16^F→bakerly: 是反的。01/18 22:48

首頁

尾頁