[技術] 記憶體頻寬公式

看板hardware作者 (發奮丘溫泉隊)時間14年前 (2011/07/16 21:47), 編輯推噓2(2推 0噓 16→)
留言18則, 5人參與, 最新討論串1/2 (看更多)
※ [本文轉錄自某隱形看板] 作者: ODEs (發奮丘溫泉隊) 看板: (某隱形看板) 標題: [問題] 記憶體頻寬公式 時間: Sat Jul 16 15:23:41 2011 可以在硬體板po這種文章嗎?如果不行，煩請版主通知我刪文，謝謝。 在網路上看到，記憶體頻寬公式為： 記憶體頻寬(MB) = 前端匯流排頻率(MHz)×匯流排寬度(bits)×每時脈週期資料段數量/8 想請問：1.為什麼公式裡會是前端匯流排呢? 2.又什麼是每時脈週期資料段數量呢? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 219.69.55.129 ※ ODEs:轉錄至看板 ask 07/16 16:16 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 219.69.55.129 ※ 編輯: ODEs 來自: 219.69.55.129 (07/16 21:48)
推
07/16 23:30, , 1F
其實是作業吧 前端匯流排這答案已經不適用於現在情況了
07/16 23:30, 1F
→
07/17 00:12, , 2F
什麼作業? 不懂@@
07/17 00:12, 2F
→
07/17 00:17, , 3F
1.Intel 的 FSB(Front Side Bus),前端匯流排
07/17 00:17, 3F
→
07/17 00:17, , 4F
2.一個時脈是幾筆資料,如DDR 就是2筆,I社是用 QDR(4筆)
07/17 00:17, 4F
→
07/17 00:22, , 5F
我知道是前端匯流排 但是想問為什麼會是前端匯流排
07/17 00:22, 5F
→
07/17 00:32, , 6F
I社是什麼@@
07/17 00:32, 6F
→
07/17 01:08, , 7F
intel
07/17 01:08, 7F
→
07/17 03:28, , 8F
為什麼是"前端匯流排"?? 還好沒問 "為什麼主機有公車跑"
07/17 03:28, 8F
推
07/17 14:33, , 9F
前置匯流排...FSB
07/17 14:33, 9F
→
07/17 15:05, , 10F
to maniaque:有必要這樣子嗎?
07/17 15:05, 10F
→
07/17 15:21, , 11F
不過還是謝謝你的回答
07/17 15:21, 11F
→
07/17 19:53, , 12F
請問前端匯流排是連接CPU和記憶體的通道嗎?
07/17 19:53, 12F
→
07/18 00:10, , 13F
只能說:請先上網爬"一百篇"的現有文章....
07/18 00:10, 13F
→
07/18 00:10, , 14F
有關介紹 FSB 跟晶片組與 CPU 連接概念的文章
07/18 00:10, 14F
→
07/18 00:11, , 15F
唸完那一百篇後,您就知道為何會被酸.....
07/18 00:11, 15F
→
07/18 15:26, , 16F
爬文過後，有一篇文有說:
07/18 15:26, 16F
→
07/18 15:30, , 17F
FSB為CPU存取北橋的頻寬(由於記憶體控制器多在北橋內，也代
07/18 15:30, 17F
→
07/18 15:33, , 18F
表著存取記憶體的頻寬) 請問是這樣嗎?
07/18 15:33, 18F
‣ 更多 ODEs 的文章
文章代碼(AID): #1E8PPY_A (hardware)
‣ 更多 ODEs 的文章
文章代碼(AID): #1E8PPY_A (hardware)