Re: [新聞] 外包新生意…台積電不見得會接
EDA早就不自幹了
https://www.reuters.com/article/idUSIN20070806161528SNPS20070806
https://tinyurl.com/y2gro4at
現在設計軟體這麼複雜 就算I想自幹也沒那個錢找一堆懂半導體的SDE
不過就算都用SNPS的flow
I跟其他廠商還是差異很大就是了
以前在做IC Compiler的時候
裡面有一大堆code都是I公司專用 別人不能用的特規功能
真要轉換恐怕也是得陣痛好一陣子
※ 引述《waitrop (嘴砲無雙)》之銘言:
: 3. EDA, design compiler/tool, lib:
: 我了解的資訊的確是十幾年前Intel的情況,
: 現在Intel是否有改進我是不知道,
: 但是當年Intel內部是全部自幹,
: 沒錯,EDA, design compiler/tool, lib很多都自己做的,
: 跟外部相容度非常非常低,
: 反正晶圓廠是自己的,從上到下都自己的,
: 所以可以全部自幹最佳化,
: 你就想想蘋果一條龍從CPU設計到最上層OS跟軟體都自己做的一樣道理,
: 優點就是效能比別人好,
: 七奈米比別人五奈米快,
: 別人做不出來的特殊設計Intel可以自己做出來,
: 你拿fabliess ic design, 業界標準工具跟標準lib套在Intel,
: 很多地方本來就不適用,
: 當然或許這幾年Intel已經跟業界標準接軌,這我不知道,
: 但是我知道十幾年前XScale那時候,
: Intel跟業界標準相容度很低
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 72.70.46.113 (美國)
※ 文章網址: https://www.ptt.cc/bbs/Stock/M.1595821414.A.B41.html
推
07/27 11:47,
3年前
, 1F
07/27 11:47, 1F
→
07/27 11:47,
3年前
, 2F
07/27 11:47, 2F
→
07/27 11:50,
3年前
, 3F
07/27 11:50, 3F
推
07/27 12:05,
3年前
, 4F
07/27 12:05, 4F
推
07/27 12:05,
3年前
, 5F
07/27 12:05, 5F
推
07/27 12:26,
3年前
, 6F
07/27 12:26, 6F
→
07/27 12:26,
3年前
, 7F
07/27 12:26, 7F
→
07/27 12:27,
3年前
, 8F
07/27 12:27, 8F
推
07/27 13:27,
3年前
, 9F
07/27 13:27, 9F
推
07/27 15:18,
3年前
, 10F
07/27 15:18, 10F
→
07/27 15:18,
3年前
, 11F
07/27 15:18, 11F
→
07/27 15:18,
3年前
, 12F
07/27 15:18, 12F
推
07/27 15:24,
3年前
, 13F
07/27 15:24, 13F
→
07/27 15:24,
3年前
, 14F
07/27 15:24, 14F
推
07/27 17:42,
3年前
, 15F
07/27 17:42, 15F
→
07/27 17:42,
3年前
, 16F
07/27 17:42, 16F
推
07/27 17:43,
3年前
, 17F
07/27 17:43, 17F
討論串 (同標題文章)
本文引述了以下文章的的內容:
完整討論串 (本文為第 3 之 3 篇):