[理工] [計組] pipeline

看板Grad-ProbAsk作者 (nu)時間11年前 (2012/11/16 00:22), 編輯推噓6(609)
留言15則, 4人參與, 最新討論串10/12 (看更多)
問題:想請問增加pipeline的深度會發生以下什麼影響?(增加或減少) (另外不曉得增加pipeline的深度是否等同於增加stage個數) (另外增加pipeline深度=deep pipeline=superpipeline?? 謝謝) (1)stage (2)balanced or unbalanced (3)CPI (4)clock rate (5)performance 一點觀念釐清...無答案 麻煩各位方便的話 , 能順便解釋一下原因 , 謝謝 感謝各位參與討論! 感謝各位耐心看完問題 , 謝謝. -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 123.193.221.223

11/16 00:25, , 1F
沒錯就是增加STAGE個數
11/16 00:25, 1F
※ 編輯: numin 來自: 123.193.221.223 (11/16 00:28)

11/16 00:29, , 2F
阿...B大你回太快了啦XDD 我又增加了一個問題...想請問增加
11/16 00:29, 2F

11/16 00:30, , 3F
stages是將大的stage每次切成更小的stage,透過這種方式嗎?
11/16 00:30, 3F

11/16 00:31, , 4F
通常是將最長的STAGE切小 這樣才能縮短一個STAGE的時間
11/16 00:31, 4F

11/16 00:50, , 5F
stage數增加,更多指令可以進入管線重疊執行,IPL提高
11/16 00:50, 5F

11/16 00:51, , 6F
clock cycle變短,performance變更佳
11/16 00:51, 6F

11/16 01:04, , 7F
感謝b大回答
11/16 01:04, 7F

11/16 01:05, , 8F
想請問這樣子stage數增加,會讓管線balanced or unbalanced?
11/16 01:05, 8F

11/16 01:07, , 9F
deep pipeline有個最大的問題就是hard balanced
11/16 01:07, 9F

11/16 01:24, , 10F
請問B大為什麼會hard balanced...? 謝謝
11/16 01:24, 10F

11/16 01:31, , 11F
5-stage管線 是讓每個stage只用一個基本元件
11/16 01:31, 11F

11/16 01:31, , 12F
stage數越多 越難分配
11/16 01:31, 12F

11/16 01:35, , 13F
恩恩 , 感謝B大~ 我要準備睡覺了 , 你也早點休息吧XDD 晚安~
11/16 01:35, 13F

11/16 08:27, , 14F
penalty會增加
11/16 08:27, 14F

11/17 00:02, , 15F
感謝b大回答 , 謝謝.
11/17 00:02, 15F
文章代碼(AID): #1GfHRCjs (Grad-ProbAsk)
討論串 (同標題文章)
文章代碼(AID): #1GfHRCjs (Grad-ProbAsk)