[理工] [計組] pipeline
問題一：
(1)想請問什麼是pipeling instruction cache?
(2)pipeling instruction cache和pipeline差別在哪?
(3)為什麼pipeling insrtuction cache不會改善throughput和instruction
fetch latency?
問題二：
想請問什麼是time-travel paradox?
一些名詞解釋不是很清楚，感謝各位耐心看完問題，謝謝。
※ 編輯: numin 來自: 123.193.221.223 (09/12 21:57)
討論串 (同標題文章)