PTT
網頁版
登入/註冊
新聞
熱門文章
熱門看板
看板列表
作者查詢
最新文章
我的收藏
最近瀏覽
看板名稱查詢
批踢踢 PTT 搜尋引擎
[理工] 計組 gate delay
+收藏
分享
看板
Grad-ProbAsk
作者
a613204
(胖胖)
時間
14年前
發表
(2011/09/21 08:54)
,
編輯
推噓
0
(
0
推
0
噓
0
→
)
留言
0則, 0人
參與
,
最新
討論串
1/3 (看更多)
說明
想請問一下 這三種的critical path delay RCA CLA CSA 有公式可以算嗎?? 看了書上寫了有點不太懂 RCA 是n個bit的話就是 2*n 請問一下CLA 是 2*level+1嗎? CSA又該怎麼算哩~~ --
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 123.0.42.10
‣
返回看板
[
Grad-ProbAsk
]
研究
‣
更多 a613204 的文章
文章代碼(AID):
#1EUJMoEA
(Grad-ProbAsk)
更多分享選項
網址:
短網址:
文章代碼(AID):
分享至:
facebook
plurk
twitter
關閉廣告 方便截圖
討論串 (同標題文章)
完整討論串
(本文為第 1 之 3 篇):
排序:
最新先
|
最舊先
|
留言數
理工
7
23
[理工] 計組 gate delay
計組 gate delay
gy5204301
9年前
,
08/15
理工
1
10
[理工] 計組 gate delay
計組 gate delay
kiwidoit
13年前
,
12/26
理工
[理工] 計組 gate delay
計組 gate delay
a613204
14年前
,
09/21
在新視窗開啟完整討論串 (共3篇)
open_in_new
‣
返回看板
[
Grad-ProbAsk
]
研究
‣
更多 a613204 的文章
文章代碼(AID):
#1EUJMoEA
(Grad-ProbAsk)
關閉廣告 方便截圖