Re: [問題] 請問Flash的page/sector erase..
※ 引述《fakenews (賈欣雯)》之銘言：
: ※ 引述《jfsu (水精靈)》之銘言：
: : NOR flash: chip erase, block erase, half block erase, sector erase
: : NAND flash: chip erase, block erase
: : NOR的最小單位是Sector,NAND是Block，應該沒有所謂的沒有page erase
: : 規格表上也沒有page erase。
: : 請問，你所謂的page erase，page是多少byte?耗時多少呢?哪一家的Spec.
: : 我很好奇~
: : 如果真的切到page來做erase...那鄰近的page或是sector會有很嚴重的disturb
: 我想會不會是checkboard資料型態寫入後,erase不乾淨直接影響到隔壁的WL?
Sorry，原來是eFlash..沒做過，目前只碰過NOR/NAND
憑你的內文，這是我推想的圖。
╔═════════════╗
║┌───────────┐║假設一個sector是由一些page組成。一個page上，
║│ page0 WL→ΣΣ..ΣΣ │║由一條WL接很多個cell(Σ)
║└───────────┘║
║┌───────────┐║外面的雙線框表示sector的n-well
║│ page1 WL→ΣΣ..ΣΣ │║ 單線框表示page的p-well
║└───────────┘║
║┌───────────┐║
║│ page2 WL→ΣΣ..ΣΣ │║關於disturb是這樣的:
║└───────────┘║當page0做erase，WL可能0V或負壓，sector的n-well
║ sector ║會接正高壓(FN-tunneling)此時，沒有選到的page1
╚═════════════╝與page2雖然WL是0V，但因為是共well所以會有電壓，
這就會造成資料可能會lose
你做越多次，disturb會變得嚴重，在某個cycling次數內，cell '0'的Vt會減少
而'cell 1'的Vt會增加
如果沒有做refresh，會更嚴重，soft program並非用來對付這種disturb
以上是把各別page的well切開，倘若是綁一起，那應該會更慘。
這種disturb沒得解，只有盡可能減少所造成的影響。
: : 因為是相同的well，搞不好連refresh都沒辦法救，而且chip size會撐得很大。
: 確實是一顆Embedded NV Flash Memory, eFLASH 128kB,測試條件是先cycling 10K後
: "Program 1 page (checkboard) per sector, background erased"(看不懂..)
: 另外對eFLASH的一些定義:
: Max module size 256kB
: Write time(page/block) 1ms
: Erase time(byte/page/blocl) 100ms
: Endurance 10k/page, 150k/sector
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 180.177.15.128
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1498241516.A.331.html
推
08/21 08:34, , 1F
08/21 08:34, 1F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 4 之 4 篇)：