Re: [問題] 分數PLL SDM noise model 問題

看板Electronics作者 (月光下的智慧)時間11年前 (2014/05/04 19:05), 11年前編輯推噓3(302)
留言5則, 3人參與, 最新討論串2/3 (看更多)
先說我不是做FNPLL 但是有做一點SDM 我就一些基本且直覺的角度來解答這件事情 如果有專門做FNPLL的板友請不吝指教 SDM是一個非線性系統 原因是quantization noise跟signal非線性相關 只是大部分實際應用的case  統計上quantization noise趨近於additive white noise 所以我們可以用線性的方式去model white noise 因為是非線性系統 所以在spectreRF中  我們也不可能利用pss/pnoise的方式 去跑FNPLL的noise 我們只能用transient跑FFT去看 如果 我們希望在transient底下  也看到phase noise的影響 我們必須加上transient noise的選項 我認為你的問題基本上就是沒有搞懂 "FNPLL裡面的SDM noise如何影響signal" 你不能看別人一個公式說是這樣 就套下去跑 他的單位你有沒有注意 取的點數有沒有一致 SDM noise spectrum你FFT取的點數不一樣結果也會不一樣 因為power加總相同 你取越多點magnitude應該越低 看你code的寫法 之類的 諸如此類的細節 你必須先從最基本的東西開始搞懂 才能有效調整自己的模擬參數 這個問題的困難點 不是把SDM noise轉換成s-domain之後的問題 而是你怎麼把SDM noise正確轉換到PLL time domain去看影響 是這樣一個modeling的過程 s-domain transfer function大家都會推 但是為什麼不是每個人都會做FNPLL 需要花時間? 時間花最多的 絕對是"如何理解正確model" 而不是"引用別人的model來計算" -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 61.62.74.194 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1399201505.A.633.html ※ 編輯: jamtu (61.62.74.194), 05/04/2014 19:11:43

05/04 20:40, , 1F
專業推
05/04 20:40, 1F

05/05 01:40, , 2F
老實說我還是第一次聽到人說拿pss/pnoise跑PLL的
05/05 01:40, 2F

05/05 01:41, , 3F
我猜要是真的做得出來 cadence synopsys不知道會花多少錢買
05/05 01:41, 3F

05/05 13:01, , 4F
VCO還是會這樣跑拉
05/05 13:01, 4F

05/05 13:06, , 5F
VCO跑一跑 跑出來的東西還是丟給其他tool/script去搞
05/05 13:06, 5F
文章代碼(AID): #1JPXxXOp (Electronics)
文章代碼(AID): #1JPXxXOp (Electronics)