[問題] 請問一個電壓level shift的問題

看板Electronics作者 (過年就這樣過了~~B)時間14年前 (2011/12/15 22:32), 編輯推噓1(1推 0噓 7→)
留言8則, 2人參與, 最新討論串1/2 (看更多)
各位高手請看一下： http://myweb.hinet.net/home1/terran/12.png
根據圖表，SYNC_IN1/IN2的電壓水準在3.3V，而SYNC_OUT1/OUT2的電壓水準在5V 此二個訊號的電壓應是由Vcc_sync所造成的，但要如何根據這個線路圖來解釋訊號是如何被level shift??我從圖裡的diode想不通為何會有如此的功用?? 請各位不吝賜教~~ -- -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 59.121.165.152
→
12/16 02:14, , 1F
aido...我沒有很仔細看啦 不過很多level shifter
12/16 02:14, 1F
→
12/16 02:15, , 2F
的design就是用diode去拑制電壓區間來達成功能
12/16 02:15, 2F
→
12/16 02:15, , 3F
你可以上 maxim之類的看看 我記得他們有很好的解釋
12/16 02:15, 3F
→
12/17 11:01, , 4F
P接面是3V，N接面是5V，怎麼會OUT1/OUT2會是5V就搞不懂
12/17 11:01, 4F
推
12/17 14:12, , 5F
我得說我中午很白痴沒有看仔細就回
12/17 14:12, 5F
→
12/17 14:12, , 6F
這是一個up shifter...要注意的是buffer design
12/17 14:12, 6F
→
12/17 14:12, , 7F
那些zener diode是別的用途的
12/17 14:12, 7F
→
12/17 14:14, , 8F
是做 protection的
12/17 14:14, 8F
‣ 更多 terran0461 的文章
文章代碼(AID): #1EwWKQW1 (Electronics)
‣ 更多 terran0461 的文章
文章代碼(AID): #1EwWKQW1 (Electronics)