看板 [ Electronics ]
討論串[問題] 請問一個電壓level shift的問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 請問一個電壓level shift的問題
推噓2(2推 0噓 11→)留言13則，0人參與, 最新作者terran0461 (過年就這樣過了~~B)時間14年前 (2011/12/17 15:45), 編輯資訊
0
1
0
內容預覽:
請問你所說的buffer design是指那邊??. 當3v的訊號經過一個正向器及Rt後，經一個zener diode pull high到5V. 若這個zener diode是ESD的protection，那還是回到老問題了. 3V的SYNC_IN是如何被Level shift到5V ??. --
#1
[問題] 請問一個電壓level shift的問題
推噓1(1推 0噓 7→)留言8則，0人參與, 最新作者terran0461 (過年就這樣過了~~B)時間14年前 (2011/12/15 22:32), 編輯資訊
0
1
0
內容預覽:
各位高手請看一下：. http://myweb.hinet.net/home1/terran/12.png. 根據圖表，SYNC_IN1/IN2的電壓水準在3.3V，而SYNC_OUT1/OUT2的電壓水準在5V. 此二個訊號的電壓應是由Vcc_sync所造成的，但要如何根據這個線路圖來解釋訊號是如
首頁
上一頁
1
下一頁
尾頁