Re: [問題] op頻率補償後穩定度問題
※ 引述《horsemelon (我是馬瓜)》之銘言:
不好意思借個標題問opamp的cmfb
通常opamp的output都會是一個current source 一個current sink
一個是current mirror來
一個是可能是前級過來的
當兩個current不match時 如果output沒有cmfb
整個電壓會亂飄
假設output設計在Vdd/2
請問在設計opamp時要先設計cmfb嗎?
能夠先用一個fixed的電壓源連到output以先取代cmfb?
等到output stage的transistor size跟bias都確定
再來設計cmfb 請問這樣想法好嗎?
若是不先設計cmfb
原先OpAmp的Cload會變化 (基本上會變大 因為cmfb的input pair)
還是說這部份可以先抓在error range裡?
(偷渡個問題)
如果使用short channel device (0.13um or below)
各位會先找出input offset然後在input加一個電壓源來model它嗎?
不好意思問題很多 XD
: : 那如果遇到負載很大的情況呢? ex. CL~2uF
: : 如果用米勒補償那整個晶片塞電容就好啦 (也不用設計甚麼IC了 XD)
: : 系統廠也不會有多的pin讓你掛這個補償電容
: : 阿怎麼辦? 就只好將主極點做在輸出上,補償電容也可以省掉
: : 結論是頻率補償沒有一定,端看應用面來選擇較好的解
: : 是否能了解其中設計的原理我想是比較重要的
: 要看第三個極點在哪吧
: 在cut-off freq之前如果只有兩個極點
: 即使phase全部掉光光 (不會為0)
: loop也是會穩定的
: 所以設計成前面兩個pole為miller pole以及loading pole即可
: 當然要確保第三個pole要遠離10倍的cut-off freq比較保險
: 另外miller R可以製造一個零點出來
: 適當調整這個零點位置
: 可以用來抵消第三個pole
: : ps 順便問一下大家一個問題好了,differential pair + active load 這個最基本的
: : 電路, common mode gain跟tail current impedence有沒有關系呢?
: 有喔
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 169.234.122.101
推
11/24 18:24, , 1F
11/24 18:24, 1F
推
11/24 21:54, , 2F
11/24 21:54, 2F
→
11/24 21:54, , 3F
11/24 21:54, 3F
→
11/24 23:44, , 4F
11/24 23:44, 4F
→
11/24 23:45, , 5F
11/24 23:45, 5F
→
11/24 23:45, , 6F
11/24 23:45, 6F
→
11/24 23:47, , 7F
11/24 23:47, 7F
→
11/24 23:51, , 8F
11/24 23:51, 8F
※ 編輯: Gocoba 來自: 169.234.122.101 (11/24 23:52)
推
11/25 08:08, , 9F
11/25 08:08, 9F
→
11/25 08:35, , 10F
11/25 08:35, 10F
→
08/13 19:19, , 11F
08/13 19:19, 11F
→
09/17 23:13, , 12F
09/17 23:13, 12F
討論串 (同標題文章)