Re: [問題] 在LAYOUT時如何使電晶體更加"耐壓"

看板Electronics作者xzcvb (再拼一下)時間15年前 (2009/01/27 00:36)推噓2(2推 0噓 6→)

留言8則, 3人參與討論串3/3 (看更多)

※ 引述《cty (cty)》之銘言： : 假設今天.35製程電晶體VGS 或 VDS 最大可耐壓5V : 想請教LAYOUT時該怎麼做才能使電晶體VGS和VDS耐壓至10V以上? : 感謝! Overdrive是個常遇到的問題不過5V OD到10V 坦白講有點超過. 12V以上大概不用看了 5V OD 12V成功機率低. 先看一看5V device Breakdown voltage 有沒有10V以上. 印象中大約落在 11-12V附近. (NMOS/PMOS都要看) A. On-time需求： (1): 10V是常態性的偏壓 --> 想辦法對Fab要求調新的device吧, 5V元件去操常態性的10V風險太高並不是非選 DDD結構不可. --> 新元件要等model 生出來呦. 幾個月跑不掉. 項目F也要看. (2): 10V是瞬間性或工作時間很短的情形 --> 有機會用5V IO device去操但reliability小心. B. 如果A是(2) 再弄清楚電壓源的電流能力： (1): 電壓源的電流能力很大(例如>1uA) --> 較危險如果是極短時間的高偏壓也不宜弄太高. 最好 <8V (2): 電壓源的電流能力很小(例如<1nA) --> 較OK, 一般不會立即燒死. 不過有風險可能被hot carrier慢慢弄死.回到 A (1)&(2) on-time問題. C. 如果要5V device來操 10V BV vs Channel length trend 的data要拿到 --> 用來決定channel length. 不要以為BV與L無關... D. Gate Oxide Integrity問題 Gate Oxide >8.0MV/cm的電場強度不要去玩. E. Model 準確度的問題 OD一定會衍生model 不準的問題 -->要求量 10V 的IV curve疊model讓你看. F. Field device問題去要一下field device的field threshold 10V有機會會有field turn on. 會有額外的device leakage貢獻. (一樣NMOS/PMOS都要看, poly gate /M1 gate 共四種都要看.) 使用上5V操到10V即使可行也不要用在類比應用 Gds很糟的. -- 每一個問題還可以看情形展開成數個問題 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 122.120.36.75

→

xzcvb

01/27 00:41, , 1^F

01/27 00:41, 1^F

→

xzcvb

01/27 00:49, , 2^F

01/27 00:49, 2^F

→

xzcvb

01/27 00:49, , 3^F

01/27 00:49, 3^F