[問題] 在LAYOUT時如何使電晶體更加"耐壓"

看板Electronics作者 (cty)時間15年前 (2009/01/26 03:03), 編輯推噓0(0推 0噓 4→)
留言4則, 3人參與, 最新討論串1/3 (看更多)
假設今天.35製程電晶體VGS 或 VDS 最大可耐壓5V 想請教LAYOUT時該怎麼做才能使電晶體VGS和VDS耐壓至10V以上? 感謝! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 125.232.240.27 ※ 編輯: cty 來自: 125.232.240.27 (01/26 03:03)
→
01/26 07:26, , 1F
有這麼厲害的話 還需要高壓製程嗎? VGS耐壓由OXIDE決定,VDS由
01/26 07:26, 1F
→
01/26 07:26, , 2F
junction決定..要調製程才行
01/26 07:26, 2F
→
01/26 11:36, , 3F
意思是只有特殊製程才能達到嗎 @@ 感謝回答
01/26 11:36, 3F
→
01/26 20:14, , 4F
同1F...用.35高壓製程...好像有到3、40V吧...
01/26 20:14, 4F
‣ 更多 cty 的文章
文章代碼(AID): #19VBTmVc (Electronics)
討論串 (同標題文章)
以下文章回應了本文 (最舊先)：
完整討論串 (本文為第 1 之 3 篇)：
排序： 最舊先 | 最新先 | 留言數
在新視窗開啟完整討論串 (共3篇)
‣ 更多 cty 的文章
文章代碼(AID): #19VBTmVc (Electronics)