[建議] 請教有關PLL的D Flip-Flop

看板Electronics作者 (weiqi0811)時間19年前 (2007/04/18 01:33), 編輯推噓5(5推 0噓 1→)
留言6則, 4人參與, 最新討論串1/5 (看更多)
請教各位先進 對於應用在PLL的D Flip-Flop架構 使用一般我們在數位邏輯看到的D Flip-Flop即可嗎 因為想說他前端VCO頻率那麼高 這樣可正常動作嗎?? 還是有其他較好的架構可推薦? 感謝有經驗前輩告知 Thanks!! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.118.240.90
推
04/18 01:52, , 1F
通常都用 TSPC 去實現～　你可以翻翻 paper 即可略知一二
04/18 01:52, 1F
推
04/18 02:47, , 2F
動態電路可以操作在比較快的頻率,不過還是有個極限喔댠
04/18 02:47, 2F
→
04/18 02:48, , 3F
所以根據你VCO的頻率,先檢查DFF架構是否可以正常處理
04/18 02:48, 3F
推
04/18 09:38, , 4F
請問為何不是看Fref的頻率而是看VCO的頻率?
04/18 09:38, 4F
推
04/18 09:47, , 5F
經過除頻器之後應該頻率不會這麼高了
04/18 09:47, 5F
推
04/18 11:24, , 6F
樓上跟我一開始想的一樣,可是除頻器還是需要DFF喔
04/18 11:24, 6F
‣ 更多 weiqi0811 的文章
文章代碼(AID): #169GJUIH (Electronics)
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 5 篇)：
排序： 最新先 | 最舊先 | 留言數
在新視窗開啟完整討論串 (共5篇)
‣ 更多 weiqi0811 的文章
文章代碼(AID): #169GJUIH (Electronics)