作者查詢 / smartbit

總覽項目：發文 | 留言 | 暱稱

作者 smartbit 在 PTT [ Electronics ] 看板的留言(推文), 共150則

限定看板：Electronics

首頁

尾頁

[問題] LDO使用PI控制器來補償已刪文

[ Electronics ]3 留言, 推噓總分: +2

作者: dinex - 發表於 2019/07/31 00:07(6年前)

1^F推smartbit: Loop gain 10db? Open or close loop?07/31 20:35

2^F推smartbit: And your phase plot seems to have more than 4 poles.07/31 20:36

3^F→smartbit: .07/31 20:36

[問題] Dickson charge pump 介紹

[ Electronics ]4 留言, 推噓總分: +2

作者: sunlight0924 - 發表於 2019/07/31 20:06(6年前)

1^F推smartbit: Google07/31 20:33

[問題] 關於 TSMC 0.18um 不同domain的layout

[ Electronics ]7 留言, 推噓總分: +2

作者: a1000320 - 發表於 2019/07/10 15:35(6年前)

1^F推smartbit: Ground 的確是soft connected07/10 18:40

2^F→smartbit: 如果你的電路真的有那麼critical. Deep Nwell 可以考慮07/10 18:41

3^F→smartbit: 也老實跟你講，大部分的類比電路不需要用到這一招都活得07/10 18:41

4^F→smartbit: 好好的07/10 18:41

5^F→smartbit: 你應該花時間研究一下substrate coupling07/10 18:42

[問題] 靜態平均功率與電流

[ Electronics ]3 留言, 推噓總分: +1

作者: mock5959 - 發表於 2019/06/25 17:45(6年前)

1^F推smartbit: Short current 是增加的一部分07/05 21:48

2^F→smartbit: 另外一個原因是因為w變大，mos drain capacitance 也會07/05 21:48

3^F→smartbit: 變大07/05 21:48

請問HSpice與Pspice的差別

[ Electronics ]26 留言, 推噓總分: 0

作者: ttst0720 - 發表於 2019/07/03 01:51(6年前)

11^F推smartbit: Model support07/04 15:17

[問題] 電流鏡mismatch計算

[ Electronics ]11 留言, 推噓總分: +2

作者: hjklkt01 - 發表於 2019/06/22 10:02(6年前)

1^F推smartbit: Cascode 通常只要管下方那個06/22 17:23

2^F→smartbit: 另外，窗簾你確定等效兩倍L嗎06/22 17:24

3^F→smartbit: 串聯06/22 17:24

[問題] 詢問震盪電路的模擬問題

[ Electronics ]9 留言, 推噓總分: 0

作者: a27358942 - 發表於 2019/06/01 14:53(6年前)

1^F→smartbit: 你這個確定是振蕩器嗎？我覺得你的電路有問題06/01 19:26

2^F→smartbit: 另外你的模擬也有問題，06/01 19:27

3^F→smartbit: 模擬的結果跟電路圖也對不起來，你摸你的設定是對的嗎06/01 19:27

common mode voltage 會影響線性度

[ Electronics ]1 留言, 推噓總分: +1

作者: a231523 - 發表於 2019/05/26 15:20(6年前)

1^F推smartbit: One of the reason. rds05/26 15:59

[討論] 28nm 與0.13um 類比設計考量

[ Electronics ]34 留言, 推噓總分: +16

作者: pwenlin - 發表於 2019/04/05 18:29(7年前)

19^F→smartbit: 基本上mismatch model 還是在vth and beta terms in su04/07 15:10

20^F→smartbit: b region04/07 15:10

21^F→smartbit: 你還是要知道在電路上運作方法，再去思考這兩項的影響04/07 15:11

22^F→smartbit: 舉例來說，in diff. pair input of opamp , 他的重點會04/07 15:12

23^F→smartbit: 在於vth04/07 15:12

24^F→smartbit: 所以mismatch model 是可相信的04/07 15:13

25^F→smartbit: 另外提醒你在28nm , design 的時候就要思考layout 方法04/07 15:13

26^F→smartbit: 而且drc runset 會不只一個04/07 15:14

[問題] CDR Jitter Tolerance

[ Electronics ]21 留言, 推噓總分: +4

作者: pwenlin - 發表於 2019/04/04 22:47(7年前)

21^F推smartbit: 另外一個方法是用Martlab ，再用pwl文字方法輸出04/07 15:09

首頁

尾頁