作者查詢 / r901042004

總覽項目：發文 | 留言 | 暱稱

作者 r901042004 在 PTT [ Electronics ] 看板的留言(推文), 共149則

限定看板：Electronics

看板排序：

全部G-S-WARRIORS1264Electronics149Key_Mou_Pad23Linux12MH5MobileComm5Ruby2Grad-ProbAsk1NBA1Steam1<< 收起看板(10)

首頁

尾頁

[問題] FPGA、UART問題請益(新手)

[ Electronics ]13 留言, 推噓總分: +3

作者: bygamantou - 發表於 2021/08/25 21:10(4年前)

1^F推r901042004: 首先要使用USB UART，必須先安裝driver08/25 21:53

2^F→r901042004: 之後試試看用terminal選serial mode08/25 21:54

3^F→r901042004: 頻率必須跟PL side UART產生的對上08/25 21:54

4^F→r901042004: 先確定terminal可以看到輸出的資料，代表TX沒有問題08/25 21:55

5^F→r901042004: https://www.xilinx.com/support/answers/33569.html08/25 21:56

6^F推r901042004: 如果TX收不到，要先確定FPGA的接線是正確的08/25 22:05

7^F→r901042004: Verilog的TX要接到UART2_RXD_I_FPGA_TXD 也就是AL1708/25 22:06

8^F→r901042004: RX要接到UART2_TXD_O_FPGA_RXD 也就是AH1708/25 22:06

9^F→r901042004: 理論上你Verilog TX接到GPIO沒問題，這樣應該可以動08/25 22:08

10^F→r901042004: 如果最後還是不行，有可能是FPGA上micro-USB接觸不良08/25 22:09

11^F→r901042004: 這時候就改成用PMOD GPIO接到另外買的UART USB零件08/25 22:11

[問題] reset的必要

[ Electronics ]39 留言, 推噓總分: +11

作者: PolarBearCat - 發表於 2021/08/03 15:50(4年前)

7^F推r901042004: 還要考慮到testing的問題，沒reset的reg不好控制08/04 01:12

[問題] 關於 4-bits的加減法器

[ Electronics ]11 留言, 推噓總分: +3

作者: kingfsg7326 - 發表於 2021/07/21 17:54(4年前)

1^F→r901042004: 2-3=-1不會overflow07/21 21:23

2^F→r901042004: 減法是加二補數的意思 A-B=A+(~B+1)07/21 21:24

3^F→r901042004: 以你的例子就會變成 0010+1101=111107/21 21:25

5^F推r901042004: 其實問題是你想要的電路架構是signed還是unsigned07/23 09:54

6^F→r901042004: 如果你想要4bit表達數字，你的加法器就要5bit07/23 09:56

7^F→r901042004: Verilog的behavior減法，result都會多出一個bit07/23 09:58

[問題] 模擬的時脈跟合成的時脈約束

[ Electronics ]13 留言, 推噓總分: +4

作者: PolarBearCat - 發表於 2021/05/31 20:34(4年前)

4^F推r901042004: 只要不是hold time violation06/01 08:45

5^F→r901042004: 稍微降頻跑沒什麼問題06/01 08:45

[請益] Loop iteration?

[ Electronics ]8 留言, 推噓總分: +3

作者: yiting428 - 發表於 2021/05/26 20:56(4年前)

1^F推r901042004: 第一題用recursive解，第二題用iteration解05/27 08:47

[問題]Primetime PX的time based 功耗波型

[ Electronics ]14 留言, 推噓總分: +3

作者: hallow - 發表於 2021/04/26 00:21(4年前)

6^F推r901042004: 這是nWave顯示模式的問題，會有像三角波只是因為04/26 21:30

7^F→r901042004: 暫存器在正負緣會產生energy消耗，在其他時間不會，04/26 21:30

8^F→r901042004: 理論上波形應該是一個cycle內有兩個peak在edge端，04/26 21:30

9^F→r901042004: 但是nWave預設顯示是線性的，所以看起來才會是0到1的04/26 21:30

10^F→r901042004: 三角波，你只要找到選項讓他顯示為非線性就好04/26 21:30

[問題] Verilog中Assign reg會不會衝突

[ Electronics ]39 留言, 推噓總分: +15

作者: eroha90021 - 發表於 2021/03/25 17:47(4年前)

19^F推r901042004: 以verilog來說03/26 17:59

20^F→r901042004: 只要記等號左邊用在assign要宣告成wire03/26 17:59

21^F→r901042004: 用在always要宣告成reg，跟是不是flip flop無關03/26 17:59

22^F→r901042004: 如果是用systemverilog03/26 18:01

23^F→r901042004: 所有都宣告成logic，使用的話就照m大所說的03/26 18:01

[問題] 反向器與緩衝器

[ Electronics ]20 留言, 推噓總分: +5

作者: newwrite - 發表於 2020/11/04 21:51(5年前)

4^F→r901042004: 1.圖這樣畫不代表inverter是由buffer+not組成...11/04 22:53

5^F→r901042004: 2.如同j大所說，最簡單的緩衝器就是由兩個NOT組合在11/04 22:55

6^F→r901042004: 一起，這樣邏輯會與輸入相同，並且產生一些延遲11/04 22:55

7^F→r901042004: 3.緩衝器就是產生延遲，或是增強訊號用的11/04 22:57

8^F→r901042004: 詳細請看維基 https://is.gd/nuptGa11/04 22:58

19^F推r901042004: 在數位電路會插入buffer除了增強訊號之外，在發生11/05 08:39

20^F→r901042004: hold time violation 時可以插buffer來增加delay11/05 08:39

[問題] Flip flop耗電與clock rate關係？

[ Electronics ]28 留言, 推噓總分: +8

作者: fcuk9981 - 發表於 2020/10/07 19:01(5年前)

5^F推r901042004: 建議你可以合成然後跑PTPX分析power，趁這個機會了解10/08 08:31

6^F→r901042004: 怎麼使用這個流程10/08 08:31

7^F推r901042004: 你會發現clock在transition的時候FF才會產生power變10/08 08:38

8^F→r901042004: 化，也就是正緣和負緣的時候，這就是為什麼clock ga10/08 08:38

9^F→r901042004: ting可以省很多power的原因，當然clock沒變化FF也會10/08 08:38

10^F→r901042004: 有leakage和static power存在，只是消除了dynamic p10/08 08:38

11^F→r901042004: ower而已10/08 08:38

[問題] verilog register奇怪變化

[ Electronics ]39 留言, 推噓總分: +12

作者: yuehyueh24 - 發表於 2020/08/06 15:29(5年前)

1^F推r901042004: 應該是testbench的問題，把input設為negedge改值08/06 17:03

2^F→r901042004: 應該就沒問題了08/06 17:04

11^F推r901042004: 你的PATTERN.v產生的訊號也要用<=才可以08/06 22:46

12^F→r901042004: https://i.imgur.com/ZTJIIZK.png08/06 22:46

13^F→r901042004: always@(posedge clk)裡面的訊號需要改 clk本身不用08/06 22:47

15^F推r901042004: 常常模擬出問題都是tb用blocking但是design用08/06 22:53

16^F→r901042004: non-blocking08/06 22:53

18^F推r901042004: 你改成tb用negedge 或是加上delay都可以08/06 23:02

19^F→r901042004: 不客氣~08/06 23:02

21^F推r901042004: m大要不要寫一篇請版主置底哈哈08/06 23:12

38^F推r901042004: 基本上是給合成設定的input/output delay值08/08 00:54

39^F→r901042004: 也就是Spec需要的delay值08/08 00:55

首頁

尾頁