作者查詢 / myglobe
作者 myglobe 在 PTT 全部看板的留言(推文), 共200則
限定看板:全部
看板排序:
全部Gossiping61Electronics20hardware19ToS15Jeans8Key_Mou_Pad8WomenTalk8Tech_Job6politics5CMWang4Food3car2CT18th3442fashion2Mabinogi2MobileComm2TYSH49-3032BuyTogether1ComGame-Plan1digitalk1e-coupon1FJU-Laws921FJU_AD-041Hate1HatePolitics1home-sale1HotBloodYuan1Hsinchu1HTSH-7th3131ICDESIGN1Instant_Mess1KS92-3121NDMC-D621NDMC-PH231NTPU-CRIM931NTUF-921NTUFRC-921OIRC1scuCGbasket1SHIAW1SSSH-12th3141Taoyuan1teeth_salon1The-fighting1TVCard1VideoCard1YLclub1YP91-3031<< 收起看板(48)
26F推: 2/0608/24 13:53
78F推:19308/01 14:00
31F推:波打r36 只要開暈 再一之一之打就好 完全無壓力呀07/14 00:55
243F推:祝原po考上國立科大!! 加油06/01 01:47
3F→:自己是很擔心越蛀越深,這點又很靠近牙根,感覺離根管很近06/27 16:03
3F推:clock包含頻率跟相位 pll是一個頻相混合的迴授系統08/06 00:58
7F推:DLL配合相位混合也可以 不過你要考量noise的來源 決定用啥08/06 02:05
9F推:濾不乾靜遠比沒有濾好 noise來源非常重要 選架構條件之一08/06 02:13
10F→:這邊的架構是指昇降頻系統要選的電路 不是單指PLL08/06 02:15
2F→:連IO1.1都覺得手汗很明顯的話 這隻可能也只會好一點點04/20 01:40
3F→:而且他橡膠很多 手汗太多還是容易黏04/20 01:41
1F推:這東西不能亂傳的 可以去CIC申請.13跟90 就有lib檔了11/26 16:11
5F推:一個小而美的專題絕對比大而無章專題好 越簡單越困難11/23 12:36
5F→:sorry 想討論一點 bitline拉到vdd/2 對read margin不一定11/22 11:22
6F→:好 通常可能更差 主要原因在vdd/2的時候 雖然DC點提昇較少11/22 11:23
7F→:但是整個MARGIN下降 這跟寫是一樣的動作 當讀取的時候11/22 11:24
8F→:再配上雜訊 轉態機會是有的 因此通常設計bitline的預充電11/22 11:25
9F→:位越高 CELL的穩定度也會比較高11/22 11:26
10F→:當然 這還要配合SA的DC點來決定11/22 11:26
11F→:通常將Bitline設計在vdd/2 是為了用inverter-based的SA11/22 11:34
12F→:此時當SA的inverter可視為一個class a的output11/22 11:35
13F→:而我猜想 access nmos>latch nmos vdd/2之設計中不只讀011/22 11:52
14F→:同時必須讀1 才會讓access nmos大於latch nmos11/22 11:55
15F→:vdd式的bitline設計 只讀0不讀1 設計準則才會有差11/22 11:56
16F→:但READ SNM上 或許還是vdd式設計較佳11/22 11:57