作者查詢 / jnlien

總覽項目：發文 | 留言 | 暱稱

作者 jnlien 在 PTT [ Electronics ] 看板的留言(推文), 共123則

限定看板：Electronics

首頁

尾頁

[問題] OP 接成 unit gain buffer 的問題

[ Electronics ]5 留言, 推噓總分: +4

作者: alertalert - 發表於 2010/08/28 17:28(15年前)

4^F推jnlien:增益無限是指開回路閉回路上增益是108/28 23:56

5^F→jnlien:Negative Feedback讓input訊號自動調節達到虛短路08/28 23:57

[新聞] 成大研發IC晶片節能冠全球

[ Electronics ]17 留言, 推噓總分: +8

作者: OscarJeff - 發表於 2010/08/28 01:30(15年前)

11^F推jnlien:近期台灣做ADC的恐怕只有這間比較能上ISSCC了08/28 23:52

Re: [問題] BSIM模型轉EKV模型

[ Electronics ]3 留言, 推噓總分: +2

作者: pennyee - 發表於 2010/01/14 12:06(16年前)

2^F→jnlien:多想兩分鐘...你可以用推文...01/16 12:41

[問題] ADC DT轉CT的參數

[ Electronics ]3 留言, 推噓總分: +1

作者: holamonmon - 發表於 2009/11/05 01:14(16年前)

3^F推jnlien:跟DSP有關吧主要要重現signal reconstruction11/08 00:54

[問題] 有關AND閘的問題

[ Electronics ]14 留言, 推噓總分: +3

作者: starremix - 發表於 2009/09/22 10:46(16年前)

8^F推jnlien:如果前面有類似selector的電路讓兩個AND output不會有打09/23 23:58

9^F→jnlien:架的case 就可以09/23 23:58

[問題] 數位相機畫素與MOS的問題

[ Electronics ]6 留言, 推噓總分: +4

作者: fairwarning - 發表於 2009/09/03 18:23(16年前)

2^F推jnlien:以一般的MOS製程來說這個數目不會很難 http://0rz.tw/DDZi09/03 21:22

3^F→jnlien:但專門做sensor的製程就有待高手來解釋了...09/03 21:23

4^F推jnlien:能夠塞一大堆東西進去就是IC最誘人的地方了09/03 21:25

Re: [問題] 再問一些電路的基本觀念

[ Electronics ]5 留言, 推噓總分: +3

作者: deathcustom - 發表於 2009/08/07 11:47(16年前)

2^F推jnlien:請問都重疊的壞處是什麼？是製造上的不利還是電路操作不利08/07 13:06

[問題] 關於SC電路的電容值

[ Electronics ]7 留言, 推噓總分: +4

作者: wwwok - 發表於 2009/07/25 14:17(16年前)

4^F推jnlien:要去算一下Cp寄生值 Cp會降低OP的gain 造成static error07/25 22:26

5^F→jnlien:雖然模擬中會有上述效應但下線後通常Cp更大會更嚴重07/25 22:27

6^F→jnlien:resolution需求低(<10b)時 1樓的2.會蠻小的通常是看1.07/25 22:28

[問題] 想問有設計OP , 除了CMFB之外還有沒有꜠…

[ Electronics ]12 留言, 推噓總分: +5

作者: circularssk - 發表於 2009/07/24 21:03(16年前)

1^F推jnlien:rail-to-rail 不過不是外掛是input架構小變化07/24 23:02

5^F推jnlien:科科如果有查到其它的分享一下吧我也蠻想知道的~07/24 23:28

Re: [問題] DRAM,SRAM裡的電容大小 and sense ampl …

[ Electronics ]21 留言, 推噓總分: +4

作者: myglobe - 發表於 2008/11/22 05:02(17年前)

1^F推jnlien:推前半部就是"read stability" 後半部則是"writeability"11/22 10:55

2^F推jnlien:smith裡說access要大於latch的nmos 這樣的結論和這篇不同11/22 10:59

3^F→jnlien:這是因為smith read時是把bitline先拉到Vdd/2 而非Vdd11/22 10:59

4^F→jnlien:所以smith的電路比較不會有read stability的問題11/22 10:59

18^F推jnlien:推這篇原po smith的電路算是介紹初學者入門如果要知道更詳11/22 21:22

19^F→jnlien:細可以參考VLSI相關書籍11/22 21:22

首頁

尾頁