作者 hkrist 在 PTT [ Electronics ] 看板的留言(推文), 共56則

[問題] 電路及spice模擬結果問題

[ Electronics ]4 留言, 推噓總分: +2

作者: hkrist - 發表於 2016/10/21 19:57(9年前)

3^F→hkrist: 我這裡使用的電路是SRAM10/23 17:23

4^F→hkrist: 這樣的結果是正常的嗎？10/23 17:23

[問題] 晶片量測與分析

[ Electronics ]5 留言, 推噓總分: +2

作者: hkrist - 發表於 2016/02/03 15:21(10年前)

3^F→hkrist: 我做的電路主要是memory BIST並沒有特別加入test mode02/04 15:24

[問題] Encounter(CTS)

[ Electronics ]2 留言, 推噓總分: +1

作者: hkrist - 發表於 2015/07/12 10:05(10年前)

1^F→hkrist: 不知道有沒有版友可以幫忙解答的嗎? 謝謝!07/13 00:38

Re: [問題] 電路合成及APR 含SRAM(5/31問題更新)

[ Electronics ]3 留言, 推噓總分: 0

作者: asd1436 - 發表於 2015/06/04 16:45(10年前)

1^F→hkrist: 謝謝您的回覆，這部分的問題已經解決，我是照著CIC的流程06/06 11:31

2^F→hkrist: 去在電路外再接一層Pad，後來發現應該是接法沒寫好，導致A06/06 11:31

3^F→hkrist: PR時接線亂繞06/06 11:31

[問題] hspice 語法上小問題

[ Electronics ]7 留言, 推噓總分: +2

作者: hkrist - 發表於 2015/06/03 16:52(10年前)

1^F→hkrist: 另外我想請問一下，如果電路中有些不希望被別人看到的code06/03 17:18

2^F→hkrist: ，是否有辦法做成一個像是black box的東西呢？在電路中會06/03 17:18

3^F→hkrist: 以怎樣的語法出現呢？06/03 17:18

[問題] 電路合成及APR 含SRAM(5/31問題更新)

[ Electronics ]50 留言, 推噓總分: +3

作者: hkrist - 發表於 2015/05/28 13:45(10年前)

1^F→hkrist: 不知道有沒有版友可以幫忙解答我的問題呢? 謝謝!05/28 20:27

7^F→hkrist: 請問hsnuyi大,你是建議我不要將utilization壓這麼高嗎?05/28 22:17

17^F→hkrist: 謝謝hsnuyi大的回覆,之前確實是能拉越高越好,我也在想目前05/28 23:27

18^F→hkrist: 看起來就很緊密了,之後繞線根本不知道要怎麼繞才行05/28 23:28

19^F→hkrist: 另外我還想請問一下,目前我大部分問題都解決了,但是在APR05/28 23:29

20^F→hkrist: 裡,看起來還是沒有吃到clock,wns那些都為0,其他的都是N/A05/28 23:29

21^F→hkrist: 聽學長說所有的線都不能經過macro是這樣嗎?05/28 23:38

22^F→hkrist: 昨天嘗試在放入sram和cell之後做report timing,但仍然wns05/29 08:05

23^F→hkrist: 和其他都是顯是0或N/A的狀態,因此我去trace一下他report05/29 08:06

24^F→hkrist: timing時產生的繞線,發現從clk pad進來的線被接到很奇怪的05/29 08:07

25^F→hkrist: cell上,但是在.v裡明明不是這樣連接,不知道有可能是什麼原05/29 08:07

26^F→hkrist: 因,請問這個問題有什麼辦法可以解嗎?謝謝!05/29 08:08

31^F→hkrist: 先謝謝m大的回答，但是我想可能是我說的不夠清楚，目前我05/29 10:43

32^F→hkrist: 放cell是選了一個run floorplan mode的選項，之後直接執05/29 10:43

33^F→hkrist: 行report timing，到這步為止尚未長clock tree，另外是sra05/29 10:43

34^F→hkrist: m output端有接了buffer，而這buffer的output端不知為何05/29 10:43

35^F→hkrist: 接到clk pad，這才是我說接到奇怪cell的疑問05/29 10:43

36^F→hkrist: 關於我表達不清楚的部分我很抱歉，還請h大和m大多包涵05/29 10:47

39^F→hkrist: 謝謝mm大的回答，port那個確定沒有多寫，是dc自己多加的bu05/29 16:45

40^F→hkrist: g，完全浮接05/29 16:45

41^F→hkrist: sram確實是我把LEF檔路徑設定錯誤，但吃不到clk的問題目前05/29 16:47

42^F→hkrist: 還是存在05/29 16:47

49^F→hkrist: 我想或許有可能是第二種情形,電路中sram的lib可能有我沒使05/30 12:04

50^F→hkrist: 用到的port05/30 12:04

[問題] 合成後模擬問題 sram

[ Electronics ]4 留言, 推噓總分: +1

作者: hkrist - 發表於 2015/04/28 23:44(10年前)

1^F→hkrist: 有沒有人可以回答一下我的問題呢?04/29 17:48

Re: [問題] 製程選用

[ Electronics ]10 留言, 推噓總分: +4

作者: kerkerker - 發表於 2015/02/05 12:07(11年前)

1^F推hkrist: 恩,我確實還是學生,所以到時候下線製程要註明兩種都需要02/05 13:58

2^F→hkrist: 是這個意思對嗎?02/05 13:58

3^F→hkrist: 另外目前我只有申請RF/mixed signal的製程,所以若要做數位02/05 14:03

4^F→hkrist: 電路,則還要另外申請standard cell的library這樣說對吧?02/05 14:04

5^F推hkrist: 想順便問一下製程檔後面有註記Cadence OA6.1這是什麼意思02/05 14:25

8^F推hkrist: 這畫完都不知道何年何月了@@02/05 18:24

Re: [問題] 製程選用

[ Electronics ]5 留言, 推噓總分: +2

作者: jfsu - 發表於 2015/02/05 00:43(11年前)

1^F推hkrist: 謝謝你的回答,所以的意思是說像我如果使用RF/mixed signal02/05 00:56

2^F→hkrist: 可以做類比也可以做數位電路,直接點來說像我要使用SOCE02/05 00:57

3^F→hkrist: 而在RF/mixed signal也能找到可以給SOCE使用的製程檔02/05 00:58

4^F→hkrist: 是這個意思嗎?02/05 00:59

[問題] virtuoso使用上遇到的小問題

[ Electronics ]6 留言, 推噓總分: +4

作者: hkrist - 發表於 2014/10/30 17:33(11年前)

4^F→hkrist: d大製程應該是有抓到喔,一開始那個techfile是嗎?10/30 21:52

作者查詢 / hkrist