[問題] 電路及spice模擬結果問題

看板Electronics作者hkrist (豆)時間9年前 (2016/10/21 19:57)推噓2(2推 0噓 2→)

留言4則, 3人參與討論串1/1

小弟使用nanosim去模擬下圖的電路 http://i.imgur.com/hZW0ybj.jpg

(1) 此電路有一個switch經由EN來控制是否開啟中間的電流鏡依照開啟或不開啟可以得到下面兩個理想上簡化後的電路 (沒有將PMOS的等效電阻畫出，但實際上應該要存在) http://i.imgur.com/PdERdyd.jpg

(3) 我希望Core和上面PMOS之間的節點(a)電壓可以落在1V左右當我將VDD設為1.1V時，圖2電路中原a點的電壓値約為0.85V左右而將VDD提升至1.2V時，此時a點電壓値又會直接飆到趨近1.2V 中間我曾試過使用1.15V，而結果a點電壓値也是會跑到將近1.15V 可以發現VDD從1V升到1.15V時，a點的電壓値會直接從0.85V飆升到1.15V 就好像VDD在1V和1.15V中間有個gap或說是斷層但a點電壓值的變化在理論上不是應該維持線性嗎? 或是有哪些我沒考慮到的變因呢? 還請有經驗的板友們給予指教，謝謝！ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.134.38.56 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1477051067.A.461.html

推

kk123

10/21 21:02, , 1^F

10/21 21:02, 1^F

抱歉，第1張圖的電路有畫錯，應該是EN進來後會先經過inv再接到PMOS和NMOS的Gate端下面兩張簡化後的電路才是實際應該出現的情形 ※ 編輯: hkrist (220.134.38.56), 10/22/2016 17:34:58

推

Baneling

10/23 01:50, , 2^F

10/23 01:50, 2^F

→

hkrist

10/23 17:23, , 3^F