作者查詢 / ff1268
作者 ff1268 的總覽 (PTT發文,留言,暱稱)
發文數量: 5
收到的『推』: 22 (22.2%)
收到的『→』: 77 (77.8%)
收到的『噓』: 0 (0.0%)
留言數量: 35
送出的『推』: 0 (0.0%)
送出的『→』: 35 (100.0%)
送出的『噓』: 0 (0.0%)
使用過的暱稱: 1
ff1268 在 PTT 最新的發文, 共 5 篇
ff1268 在 PTT 最新的留言, 共 35 則
3F→: 請問有意外失能金的保險不算有失能保障嗎 謝謝05/10 22:44
4F→: 另外我們有在新增全球的DCE 有更新在網址中了 謝謝建議05/10 23:06
22F→: 感謝建議 已更新 失能看起來真的爆預算 在考慮看看05/10 23:49
2F→: 谢谢你的回答，弱弱的問一下Nyquist input是指取樣率一半08/28 23:30
3F→: 的輸入頻率嘛？08/28 23:30
7F→: 謝謝各位的回應，我會從Ron在想一下，應該是Ron越小，線08/29 00:45
8F→: 性度越好？08/29 00:45
9F→: 謝謝owenroy的回答，M4 body不是跟souce端接body effect08/29 00:46
10F→: 越小？這樣不是比較好嘛？08/29 00:46
13F→: 謝謝各位的回答，那請問這樣的電路性能怎樣算合理？08/29 22:42
17F→: 謝謝各位的回答^^，請問baoerking你說的是什麼意思呢？我08/31 11:36
18F→: 是在sp檔中下.fft來做運算的08/31 11:37
21F→: 我是還看THD & SFDR，不知還有沒有其他重點09/01 14:17
2F→: 謝謝你的回答,可以在解釋的詳細一點嘛？或者有什麼資料可07/10 11:46
3F→: 以看嘛？謝謝你07/10 11:46
6F→: 謝謝各位的回復 那為什麼top plate sampling就會有這樣的07/10 18:10
7F→: 謝謝各位的回復 但是使用top plate sampling是否代表,像是07/10 18:17
8F→: "ISSCC 2010 A 10b 100MS/s 1.13mW SAR ADC with Binary-S07/10 18:18
9F→: caled Error Compensation"07/10 18:18
10F→: 這樣他是如何解決這樣的問題？07/10 18:19
19F→: 增加vref的方法我之前有試過了，但是算出來的vref是等於07/10 22:54
20F→: 0.588V，這個直應該很難用Bandgap電路做出來，才想問問看07/10 22:56
21F→: 有沒有其他招.07/10 22:56
22F→: 關於Bottom plate sampling可以在解釋的詳細一點嘛？07/21 12:24
23F→: 或者有論文可以看嘛？實在是無法理解其中的奧妙，謝謝07/21 12:25
28F→: 謝謝你的回答，讓我又有了新的方向了，那bottom plate sam07/21 23:13
29F→: pling是有什麼缺點嗎？為什麼之後會改成top plate samplin07/21 23:13
30F→: g?是因為之前用bottom plate sampling會讓電壓變小所以取07/21 23:13
31F→: 樣不準？但到了校正電路反而變優點？07/21 23:13
8F→: 可以請問gain error如何影響電容大小嗎？ 謝謝05/01 10:58
3F→: 謝謝K大跟C大的回覆，我用的是Lewis – Gray Comparator，04/19 11:57
4F→: 有clk輸入，所以用蒙地卡羅方法的輸入是要怎麼接呢？Hspic04/19 11:57
5F→: e手冊有寫嗎？04/19 11:57
7F→: 謝謝l大的回應，根據這樣的說法offset是在製成上才會出現04/20 23:10
8F→: 嗎？04/21 09:06
ff1268 在 PTT 的暱稱紀錄, 共 1 個
暱稱：iGodric
文章數量：5