作者查詢 / bakerly

總覽項目：發文 | 留言 | 暱稱

作者 bakerly 在 PTT [ Electronics ] 看板的留言(推文), 共248則

限定看板：Electronics

首頁

尾頁

[問題] 電路學遊戲問題

[ Electronics ]11 留言, 推噓總分: +3

作者: skycat2216 - 發表於 2018/01/04 18:58(8年前)

10^F推bakerly: 最少7步，應該沒錯吧。01/05 22:07

[請益] 數位濾波器用FPGA推薦

[ Electronics ]17 留言, 推噓總分: +5

作者: m3365789 - 發表於 2017/12/21 12:38(8年前)

4^F推bakerly: quartusii 可以用xilins?12/21 20:43

13^F推bakerly: quartus是altera出的tool,應該不會支援對手的ic。12/22 12:07

[請益] verilog if裡的敘述沒有全部執行

[ Electronics ]48 留言, 推噓總分: +15

作者: e1090128 - 發表於 2017/11/20 22:28(8年前)

40^F推bakerly: 我猜你的templen和tempy很有可能出現在其它的always bloc11/23 20:18

41^F→bakerly: k 裡然後訊號打架了。11/23 20:18

46^F→bakerly: multi drive 在vcs或nc都只是warning而以。11/27 21:05

[問題] 為什麼加大電壓後才可以超頻呢 ?

[ Electronics ]12 留言, 推噓總分: +4

作者: join183club - 發表於 2017/11/18 13:19(8年前)

9^F推bakerly: 元件反應需要時間，當你的clk頻率超過元件反應時間時電路11/20 22:26

10^F→bakerly: 就會失效。加壓可以讓元件反應變快，就可以讓你的clk用更11/20 22:26

11^F→bakerly: 高的頻率跑。11/20 22:26

[問題] 以下verilog是否要synchronize?

[ Electronics ]30 留言, 推噓總分: +8

作者: kuoll - 發表於 2017/10/20 18:04(8年前)

5^F推bakerly: 不敲兩級s會有metastable問題，但有metastable問題不代表10/20 21:52

6^F→bakerly: 一定會死，enable從0變1時保證condiction都是0的確是一10/20 21:52

7^F→bakerly: 種解法，但要注意的是enable從1變0 一樣有metastable問題10/20 21:52

8^F→bakerly: ，這時state有可能會有短暫暫態，這個暫態會不會讓你的電10/20 21:52

9^F→bakerly: 路掛掉你就要自已確認了。10/20 21:52

14^F推bakerly: 如果enable 0的夠久，state 已經歸0，在enable變1時condu10/21 10:46

15^F→bakerly: ction 也全為0的條件下，這電路state的din在enable rise10/21 10:46

16^F→bakerly: 的前後會一直維持在0，這時跟本不會有setup hold 的問題10/21 10:46

17^F→bakerly: ，會出現unknow一定是前題沒被滿足。10/21 10:46

21^F推bakerly: 這電路state歸0只有靠enable為0來達成，但enable和state10/21 14:20

22^F→bakerly: 非同步，所以enable falling時的確有可能造成state unkno10/21 14:20

23^F→bakerly: w而向後擴散導致電路失敗，這和enable是不是long plus 沒10/21 14:20

24^F→bakerly: 關係，再長的puls還是可能會死。10/21 14:20

[請益] verilog條件運算子問題請教

[ Electronics ]54 留言, 推噓總分: +16

作者: e1090128 - 發表於 2017/10/11 16:03(8年前)

32^F推bakerly: 你有寫出來的部分都沒問題，問題一定出在沒寫出來的部分10/12 21:33

33^F→bakerly: 。10/12 21:33

[問題] verilog疑問

[ Electronics ]28 留言, 推噓總分: +10

作者: cscin218 - 發表於 2017/10/06 15:13(8年前)

1^F推bakerly: q2沒初值，q2[3]是x，if無法判定。10/06 18:53

12^F推bakerly: 沒寫正負緣這電路會變成組合邏輯，你第一個電路實際上不10/07 23:44

13^F→bakerly: 知道會變成什麼東西。但不會是你想像的那樣跑。10/07 23:44

14^F→bakerly: 依我對模擬器的印象也許模擬會正常，但合成後絕對不會如10/07 23:47

15^F→bakerly: 你想的那樣跑。10/07 23:47

[問題] 功率消耗的問題

[ Electronics ]19 留言, 推噓總分: +9

作者: join183club - 發表於 2016/12/23 23:20(9年前)

7^F→bakerly: 損失了電壓12/24 10:47

[問題] 如何讓一根pin腳同時有多個功能？

[ Electronics ]15 留言, 推噓總分: +4

作者: ghost1006 - 發表於 2016/11/06 16:28(9年前)

12^F推bakerly: 把這個訊號拉到兩邊，各接上一個and2，and2的另一個輸入11/06 20:14

13^F→bakerly: 就是enable, 要用那個就把對應的en給1，不要用的給0就可11/06 20:14

14^F→bakerly: 以控制了。11/06 20:14

Re: [問題] 一些verilog的問題...

[ Electronics ]6 留言, 推噓總分: +2

作者: kyuudonut - 發表於 2016/02/11 23:33(10年前)

4^F推bakerly: 很合理啊，這種電路四處可見，就第二個always會比第一個02/12 11:12

5^F→bakerly: 慢1T。02/12 11:12

首頁

尾頁