作者查詢 / ViewMoon

總覽項目：發文 | 留言 | 暱稱

作者 ViewMoon 在 PTT 全部看板的留言(推文), 共2451則

限定看板：全部

-5

[ Electronics ]13 留言, 推噓總分: +3

作者: dinex - 發表於 2011/06/24 00:41(15年前)

7^F推ViewMoon:你可以寫 A=A 呀, 只是寫了等於沒寫, 既然等於沒寫, 你就06/24 07:11

8^F→ViewMoon:知道為什麼會是 latch 了06/24 07:12

9^F→ViewMoon:更正, 你的完整版, m=m;n=n; 留著會有 comb loop06/24 08:48

10^F→ViewMoon:comment out 掉會有 latch06/24 08:48

[問題] 鍵盤控制晶片？

[ Electronics ]13 留言, 推噓總分: +4

作者: grassboy2 - 發表於 2011/06/22 23:13(15年前)

3^F推ViewMoon:你若作得出來, 你就比業內大部分從業人士還強了...06/24 07:19

4^F→ViewMoon:又 NB 的 KBC, 嚴格來說叫 EC (embedded controller)06/24 07:19

5^F→ViewMoon:這對你找 SMsC,nutovon,ITE,ENE 的相關 chip 有幫助06/24 07:20

[問題] SOC encounter 做了CTS以後的timing問題

[ Electronics ]16 留言, 推噓總分: +3

作者: coolderek29 - 發表於 2011/06/18 22:23(15年前)

1^F→ViewMoon:synthesis 本來就是樂觀估計的, 你應該要問 synthesis06/18 23:31

2^F→ViewMoon:要採用什麼悲觀的算法讓它能和 APR 的結果逼近吧...06/18 23:31

[問題] 馬桶尿垢

[ homemaker ]27 留言, 推噓總分: +15

作者: cute1314 - 發表於 2011/06/17 11:32(15年前)

27^F推ViewMoon:潔瓷! 效果遠勝 "潔＊"07/13 22:43

Re: [問題] 請問一個Verilog語法問題

[ Electronics ]5 留言, 推噓總分: +1

作者: sasako - 發表於 2011/06/14 01:30(15年前)

1^F→ViewMoon:這... 我上次印象是會 synthesis GT/LT 比較器 ?06/14 07:29

Re: [問題] 請問一個Verilog語法問題

[ Electronics ]2 留言, 推噓總分: 0

作者: et3003 - 發表於 2011/06/13 22:53(15年前)

1^F→ViewMoon:我現在都放給 synthesiser 去 optimize 了, 不寫 casex06/13 23:30

2^F→ViewMoon:較 readable, 且 synthesiser 不見得會弄出太大 area06/13 23:30

[問題] Desgin Compiler addsub合成

[ Electronics ]9 留言, 推噓總分: +3

作者: chrispherd - 發表於 2011/06/09 22:01(15年前)

1^F推ViewMoon:自己用 gate level 兜, or instantiation 一個06/09 22:49

2^F→ViewMoon:Designware IP06/09 22:49

8^F→ViewMoon:你的目的是什麼 ? 還有種方法是改 RTL 把不同 expression06/13 20:27

9^F→ViewMoon:放在不同 module, 然後 bottom-up synthesis06/13 20:28

[問題] Design for Testbility要避免他置換元件

[ Electronics ]4 留言, 推噓總分: 0

作者: coolderek29 - 發表於 2011/06/08 00:05(15年前)

1^F→ViewMoon:你很好玩, 寫了一堆, 卻不寫 error message 是什麼06/08 06:22

2^F→ViewMoon:試試 set_scan_element false [get_designs mem_pr1 ...]06/08 06:23

[問題] verilog

[ Electronics ]28 留言, 推噓總分: +5

作者: ccjin - 發表於 2011/06/04 14:43(15年前)

1^F推ViewMoon:以你的例子是 inv, 所以沒差, 若是 complex comb. logic06/05 01:56

2^F→ViewMoon:請查 retiming 相關 topic06/05 01:56

3^F→ViewMoon:不論 IC/FPGA, 都沒有精準 1ns delay 的作法06/05 01:58

4^F→ViewMoon:最接近的方法可能會是, 用 10GHz clock sync 它十次...ha06/05 01:59

5^F推ViewMoon:對了,你第一個問題,case2能保證 glitch-free,這在 CDC06/05 02:02

6^F→ViewMoon:or 其它特殊場合用得到06/05 02:02

16^F推ViewMoon:若 synthesised design 只有你寫的 RTL, 可以預期 case106/05 23:11

17^F→ViewMoon:也是 glitch-free, 否則, 即使是如 inv 之類的 simple06/05 23:12

18^F→ViewMoon:logic, 都不要預期 case1 會是 glitch-free06/05 23:12

19^F→ViewMoon:請說明你的應用, 1ns 是可以容許多不精準 ? (請用數字量06/05 23:15

20^F→ViewMoon:化), design 若預期用 delay cell 去作什麼, 大部分都06/05 23:16

21^F→ViewMoon:是 dangerous design06/05 23:16

22^F→ViewMoon:尤其是在 FPGA 更是如此06/05 23:20

[請問] 我想把好多PDF的圖檔合成一個

[ EZsoft ]10 留言, 推噓總分: +3

作者: funnybear - 發表於 2011/05/29 20:03(15年前)

6^F推ViewMoon:推 mmg920 的方法05/30 01:40

-5