[問題] Design for Testbility要避免他置換元件

看板Electronics作者coolderek29 (武幻風)時間14年前 (2011/06/08 00:05)推噓0(0推 0噓 4→)

留言4則, 2人參與討論串1/1

按照CIC的講義打的 set_scan_element false [list mem_pr1 mem_pr2\ mem_pr13 mem_pr14 mem_pr15 mem_pr16 mem_pr17] mem_pr1 等是 verilog 中 module的名稱可是會產生錯誤查了網路跟他的help也不知道要怎麼解決希望有熟悉tcl語法的大大能解救我...謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.113.150.149

→

ViewMoon

06/08 06:22, , 1^F

06/08 06:22, 1^F

→

ViewMoon

06/08 06:23, , 2^F

06/08 06:23, 2^F

→

coolderek29

06/08 18:53, , 3^F

06/08 18:53, 3^F