作者查詢 / DoubleFish
作者 DoubleFish 在 PTT [ Grad-ProbAsk ] 看板的留言(推文), 共27則
限定看板:Grad-ProbAsk
看板排序:
首頁
上一頁
1
下一頁
尾頁
5F→:謝謝大大解釋,不過我看白算盤(e4)的370的Figure4.5602/21 15:41
6F→:為了作Forwarding特別從ID階段把RsRt的兩個值拉到ID/EX02/21 15:42
7F→:中供forwarding使用而原本的rt,rd仍然使用於mux產出rd02/21 15:43
8F→:並未用於forwarding中耶02/21 15:43
1F推:推一個!11/10 08:55
2F推:我是用Master Method看耶,a=2,b=2,f(n)=n/(logn)^211/09 19:58
3F→:所以n^log_ab=n,f(n)是1/(logn)^2*n11/09 20:00
4F→:符合case1的情況所以T(n)=θ(n)這樣?11/09 20:02
6F→:可以請教一下為何不能用master看嘛?11/09 20:04
12F推:不好意思 題目給的f(n)不是是n/(logn)^2嘛?11/09 20:16
13F→:所以n在growth rate上應該比n/(logn)^2大不是嘛?11/09 20:16
14F→:小弟駑頓~麻煩大大再解釋一下!感激!11/09 20:16
15F推:謝謝大大解釋~我再研究看看11/09 20:21
2F推:GATE DELAY那題:把四個CLA用RCA的方式串起來,所以10/24 20:56
3F→:1GD後4個CLA的gp正確,2GD後1st的CLA的c4正確,10/24 20:57
4F→:因只需算CPD,所以後面每個CLA產生carry都需2GD10/24 20:58
5F→:所以CPD就是3+2+2+2=9 GD10/24 20:59
1F推:若有錯請指教,在我理解中所有add的對外設計都一樣,而10/17 18:05
2F→:而ALU包含了adder和其他電路完成所有ALU要做的工作10/17 18:05
3F→:而1bitALU內含有1bit的adder與其他電路,16個bit ALU就10/17 18:06
4F→:是集成16個1-bit ALU而成,亦可做16-bit的addition10/17 18:07
8F推:CLA的generate與propergate產生電路會放在該層的ALU外10/17 22:16
9F→:部,例如:兩層的16-bit就是分為4個1-bit組成第一層10/17 22:18
10F→:然後在該層的外側放上計算g與p的電路並輸出該層GP10/17 22:19
11F→:包起來成為4-bit的ALU,再以4-bit ALU 4個加上CLA電路10/17 22:19
12F→:組成16-bit的ALU10/17 22:20
1F→:另外S當然不是唯一解,若今天v1取e3又是另一個S了10/09 11:19
首頁
上一頁
1
下一頁
尾頁