[理工] [計組] CLA 與 ALU

看板Grad-ProbAsk作者 (allen79119)時間12年前 (2013/10/17 17:12), 編輯推噓2(2推 0噓 10→)
留言12則, 3人參與, 最新討論串1/1
小弟不才 請教各位先進一個問題 我知道 16bit-carry lookahead adder 和 16-bit ALU 各別的硬體線路 但不知道這兩者合併起來的硬體是如何運作的? 補習班講義和網路上都查不太到相關的資訊 不知道有沒有大大可以解惑 謝謝! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.113.136.221
推
10/17 18:05, , 1F
若有錯請指教，在我理解中所有add的對外設計都一樣，而
10/17 18:05, 1F
→
10/17 18:05, , 2F
而ALU包含了adder和其他電路完成所有ALU要做的工作
10/17 18:05, 2F
→
10/17 18:06, , 3F
而1bitALU內含有1bit的adder與其他電路，16個bit ALU就
10/17 18:06, 3F
→
10/17 18:07, , 4F
是集成16個1-bit ALU而成，亦可做16-bit的addition
10/17 18:07, 4F
→
10/17 19:09, , 5F
那想請教一下大大 16bit的CLA不是2level的嗎
10/17 19:09, 5F
→
10/17 19:09, , 6F
那第二層的電路要放哪呢?
10/17 19:09, 6F
→
10/17 21:02, , 7F
ALU 不是只有 adder 吧? 裡面應該還會有乘除法的 logic 吧?
10/17 21:02, 7F
推
10/17 22:16, , 8F
CLA的generate與propergate產生電路會放在該層的ALU外
10/17 22:16, 8F
→
10/17 22:18, , 9F
部,例如:兩層的16-bit就是分為4個1-bit組成第一層
10/17 22:18, 9F
→
10/17 22:19, , 10F
然後在該層的外側放上計算g與p的電路並輸出該層GP
10/17 22:19, 10F
→
10/17 22:19, , 11F
包起來成為4-bit的ALU，再以4-bit ALU 4個加上CLA電路
10/17 22:19, 11F
→
10/17 22:20, , 12F
組成16-bit的ALU
10/17 22:20, 12F
‣ 更多 allen79119 的文章
文章代碼(AID): #1INwe65c (Grad-ProbAsk)