Re: [問題] MOS的閃爍雜訊
※ 引述《kj66 (冬天到來)》之銘言:
: 請問我在paper看到說電路用PMOS會比NMOS
: 用來降低1/f會比較好,可是沒說為什麼,
: 我有去查Razavi的類比積體電路,雜訊這一章節有提到
: 不過好像只說一些,好像跟buried channel有關?
: 謝謝
: -----------------
: 電學觀念太淺了
: 不好意思= =
FLICKER NOISE的來源主要是跟元件OXIDE表面的TRAP有關
這些TRAP的特性要去抓電子比要容易,要抓電洞比較不容易
所以一般來說NMOS的雜訊會比PMOS大,是因為NMOS用電子再傳導,PMOS是用
電洞在傳導。然而這種說法只適用在以前的製程(0.18um之前),現在90之後
甚至到32或28的製程,NMOS和PMOS在相同電流的情況下,PMOS的FLICKER
NOISE事實上並沒有比較小。
第二點現在的先進製程已經沒有在用buried channel這種技術了。那種技術
主要是3~5年前PMOS的特性作不好,但是在設計元件的那些人又希望將電洞
mobility拉高到差不多剛好是電子的一半,加上也因為Vth的考量,於是用buried
channel這種技術讓PMOS的電洞稍稍遠離表面一些,不要讓電洞貼著OXIDE的表
面去行走,這樣子電洞的mobility會獲得有效提升,而且Vth也比較好調整。
而電洞稍微遠離OXIDE表面,感覺起來就像通道被埋在基底,buried channel
這名字也就是這樣來。
但也因為電洞稍稍遠離OXIDE表面導致有一個寄生電容,這會使元件其他特性變
差後來就改用其他方式來拉電洞的mobility,後來buried channel這種技術就被
放棄了。
--
--
我承認我對韓國貨有偏見..你咬我啊..XD
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.169.107.141
※ 編輯: bmw325 來自: 118.169.107.141 (01/16 20:22)
推
01/16 21:37, , 1F
01/16 21:37, 1F
推
01/16 22:56, , 2F
01/16 22:56, 2F
推
01/16 23:25, , 3F
01/16 23:25, 3F
推
01/17 10:30, , 4F
01/17 10:30, 4F
推
01/18 02:52, , 5F
01/18 02:52, 5F
推
01/18 09:17, , 6F
01/18 09:17, 6F
推
01/18 23:44, , 7F
01/18 23:44, 7F
推
01/19 19:30, , 8F
01/19 19:30, 8F
→
01/20 12:56, , 9F
01/20 12:56, 9F
推
01/21 12:10, , 10F
01/21 12:10, 10F
推
01/21 12:42, , 11F
01/21 12:42, 11F
→
02/07 01:15, , 12F
02/07 01:15, 12F
討論串 (同標題文章)