Re: [問題] 阻抗匹配一問
耶....
我發現我好像想錯原po的意思了....
我把Rs想成Z0了...@@
就是...我想成......
------========-----
| |
| Z0 RL
| |
V |
gnd gnd
這樣的話最後RL的壓降應該是5V吧
而且理想上Z0這段是lossless
(後來想想...應該沒有這種信號源...orz)
原po意思應該是...Rs是信號源的內阻
像這樣....
------========-----
| |
Rs Z0 RL
| |
V |
gnd gnd
若Rs=RL
這樣最後Rs跟RL都分到2.5V沒錯....@@
: 不好意思我看不太懂e大你在講什麼@@
: 我工作在做的剛好跟所謂高頻數位電路有關
: Zs=ZL=50ohm(or whatever) 如果沒接ZL的時候是5V 那接上ZL的時候就是2.5V
: 這點不管用戴為寧或諾頓等效電路去分析結果都一樣，跟反不反射無關
: 高頻數位電路的考慮阻抗匹配的問題通常都是訊號進出chip的時候
: 這時不會用一個簡單的inverter當driver就把訊號送出去
: 如果阻抗不匹配，眼圖上就可能看到不太好的形狀，不過要求不會像RF那麼嚴格
: 以SATA/SAS PCIE等為例，不同頻率還有不同return loss spec
: 不過spec也只是參考用，只要接收的部分處理得了，ISI如何甚至眼圖缺一角都沒關係
: 通常訊號要進來的地方，如果過程中的傳輸線長到必須考慮反射問題時
: 那接收的部分就不可能是一個普通的inverter
: 並不會因為vdd=5V就把2.5V以下當成0
: 基本上在PCB上面要跑百M等級以上都會注意這些問題
: 另外一點，數位訊號不會去考慮打出去或吃進來的訊號功率如何，只在乎電壓準位
: RF才會去要求訊號功率
--
相當棒~~~~!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.48.36
※ 編輯: ej41i6 來自: 140.112.48.36 (08/07 15:58)
討論串 (同標題文章)