Re: [討論] 資工豬屎屋職缺

看板Tech_Job作者 (日音スキ)時間5年前 (2020/06/16 18:11), 編輯推噓21(21031)
留言52則, 23人參與, 5年前最新討論串2/3 (看更多)
※ 引述《Kuba4ma ()》之銘言: : 目前所知資工去豬屎屋的職缺 : 好像就演算法和軟韌體最為大宗 : 軟韌體聽說是在擔屎 : 會寫C就好 工作較操 很缺人 比較不看重學歷(四中碩就可以進一線) : 相對演算法就可能要四大學碩畢 : 我這樣的理解有錯誤嗎 會嗎,理論上資工有部分會碰到電機的部分 電機也會碰到資工的部分 像計算機組織,資工和電機都會碰到,只是一個必修另一個選修 數位電路設計/實驗 資工和電機都會碰 .... 畢竟軟硬體相輔相成 我論文幾乎都在做hadoop 還是一樣進豬屎屋,就算面試講論文出來豬屎屋的人也多半聽不懂 所以誰說資工只能進這兩個職位 你有兩把刷子照樣也可以當DD 雖然我是DV 我還聽過光電進DV的 雖然不論DD或DV電機比較多就是了 但是目前DV比較熱門,而且比較不限科系 畢竟DD和DV都是差不多想法會進入驗不到的盲點 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 180.217.84.12 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1592302275.A.283.html

06/16 18:16, 5年前 , 1F
結論是看學校嗎
06/16 18:16, 1F

06/16 19:08, 5年前 , 2F
06/16 19:08, 2F

06/16 19:22, 5年前 , 3F
DD DV是?
06/16 19:22, 3F

06/16 19:31, 5年前 , 4F
因為IP現在都重複用,DD只剩下整合功能所以重要性稍微下
06/16 19:31, 4F

06/16 19:32, 5年前 , 5F
降。整合測試變複雜所以DV重要性上升
06/16 19:32, 5F

06/16 19:42, 5年前 , 6F
學hadoop結果最後還是豬屎 台灣軟體業悲哀呀
06/16 19:42, 6F

06/16 19:53, 5年前 , 7F
DD = designer , DV = design verification
06/16 19:53, 7F

06/16 20:44, 5年前 , 8F
學hadoop 結果去那種地方...
06/16 20:44, 8F

06/16 21:11, 5年前 , 9F
會說DD應該是在螃蟹?
06/16 21:11, 9F

06/16 21:19, 5年前 , 10F
如果沒有google Facebook 可去,那是該去TSMC寫「自動
06/16 21:19, 10F

06/16 21:19, 5年前 , 11F
化程式」幹設備輪班嗎?那種地方....,不知道沒有軟體業
06/16 21:19, 11F

06/16 21:19, 5年前 , 12F
的台灣其CS會不會有蛋塔效應,讓我們繼續看下去~另外,
06/16 21:19, 12F

06/16 21:19, 5年前 , 13F
我有認識台大光電幹數位 designer 的,這種通常是大學電
06/16 21:19, 13F

06/16 21:19, 5年前 , 14F
機有修過相關課程硬切進去的,光電所但大學是電機,幹DV
06/16 21:19, 14F

06/16 21:19, 5年前 , 15F
其實也不用太意外。
06/16 21:19, 15F

06/16 21:35, 5年前 , 16F
近年來找CS來當DV如魚得水, UVM 使用許多design patte
06/16 21:35, 16F

06/16 21:35, 5年前 , 17F
rn, 很CS
06/16 21:35, 17F

06/16 21:49, 5年前 , 18F
gg it vs rtk dv 都幾?
06/16 21:49, 18F

06/16 22:14, 5年前 , 19F
UVM很多class很CS,但IC人不懂軟體class所以不會用軟體人
06/16 22:14, 19F

06/17 00:00, 5年前 , 20F
UVM就沿用C++的OOP呀
06/17 00:00, 20F

06/17 01:40, 5年前 , 21F
designer 為何叫DD 有聽過DE 沒聽過DD
06/17 01:40, 21F

06/17 04:53, 5年前 , 22F
DDE?digital designer
06/17 04:53, 22F

06/17 07:45, 5年前 , 23F
UVM 的母體 System Verilog 就是把 C++ 揉進去
06/17 07:45, 23F

06/17 07:45, 5年前 , 24F
DV CS 出身的不少見阿
06/17 07:45, 24F

06/17 07:46, 5年前 , 25F
DV 要跳外商的機會不少
06/17 07:46, 25F

06/17 07:50, 5年前 , 26F
就是很多 designer 不懂 SV 所以請CS的人處理
06/17 07:50, 26F

06/17 08:17, 5年前 , 27F
80%以上的數位IC設計工程師的工作是連連看和複製貼上
06/17 08:17, 27F

06/17 08:18, 5年前 , 28F
這種雜工化的現象, 跟很多人想像會差很多
06/17 08:18, 28F

06/17 08:19, 5年前 , 29F
DV的工作是相對單純, 很不錯的選擇
06/17 08:19, 29F

06/17 09:43, 5年前 , 30F
Design enginner 通常稱DE
06/17 09:43, 30F

06/17 09:55, 5年前 , 31F
被只會連連看跟複製貼上的人要求補pattern,DV也只能乖乖的
06/17 09:55, 31F

06/17 09:55, 5年前 , 32F
06/17 09:55, 32F

06/17 09:57, 5年前 , 33F
被雜工要求補pattern就要補的,是雜工的雜工嗎?
06/17 09:57, 33F

06/17 10:17, 5年前 , 34F
不然要輪班顧機台嗎? 一廂情願認為台灣等於美國CS浪潮
06/17 10:17, 34F

06/17 10:17, 5年前 , 35F
,結果發現在台灣進不了一線軟體廠的第二高薪又不太影響
06/17 10:17, 35F

06/17 10:17, 5年前 , 36F
生活品質的選擇,竟然是去豬屎屋當雜工中的雜工,也不
06/17 10:17, 36F

06/17 10:17, 5年前 , 37F
知道能說什麼啦~另外很多系統廠的EE大學也念過連連看
06/17 10:17, 37F

06/17 10:17, 5年前 , 38F
課程,只是年少不懂事,研所選錯組考,明明有學過,不是
06/17 10:17, 38F

06/17 10:17, 5年前 , 39F
完全不懂,但不被designer部門拒於門外的機率趨近 0
06/17 10:17, 39F

06/17 10:27, 5年前 , 40F
DE雜工擔不能砸鍋IC功能的責任阿!DV沒驗到DD的bug,或單
06/17 10:27, 40F

06/17 10:27, 5年前 , 41F
純改spec,DD還是得自己扛
06/17 10:27, 41F

06/17 11:06, 5年前 , 42F
應該說DE 建議DV 補case, test plan review 本來就需
06/17 11:06, 42F

06/17 11:06, 5年前 , 43F
要DE 貢獻一些micro-architecture 相關的 case.
06/17 11:06, 43F

06/17 11:06, 5年前 , 44F
我知道很多地方DV是DD 的打工仔,但是那不是好的分工
06/17 11:06, 44F

06/17 11:06, 5年前 , 45F
方式。
06/17 11:06, 45F

06/17 11:46, 5年前 , 46F
DV應該是DD很多經驗來當的,才打得出DD的bug,觀念錯的話會
06/17 11:46, 46F

06/17 11:46, 5年前 , 47F
變成DV是DD的小弟,有bug都是小弟的錯!因為小弟沒找出來
06/17 11:46, 47F

06/17 11:54, 5年前 , 48F
正確的觀念是DV是leader,DD是小弟,小弟要通過leader的
06/17 11:54, 48F

06/17 11:55, 5年前 , 49F
testpattern才是合格的DD小弟
06/17 11:55, 49F

06/17 18:24, 5年前 , 50F
有哪個經驗豐富的DD會想當dv
06/17 18:24, 50F

06/18 18:58, 5年前 , 51F
DV在大公司其實養很多
06/18 18:58, 51F

06/19 18:31, 5年前 , 52F
工研院人工智慧課程推薦https://reurl.cc/4RDRaK
06/19 18:31, 52F
文章代碼(AID): #1Uw9h3A3 (Tech_Job)
討論串 (同標題文章)
文章代碼(AID): #1Uw9h3A3 (Tech_Job)