Re: [閒聊] 會設計Single Cycle CPU的進來

看板Marginalman作者FleurduLapin (脫衣陪喝咖啡店)時間8年前 (2017/04/26 00:41)推噓0(1推 1噓 4→)

留言6則, 3人參與討論串3/3 (看更多)

※ 引述《ILoveElsa (酷拉皮卡買醬油)》之銘言： : 有沒有人 : 會用verilog : 設計一個 Single Cycle CPU : 還有報告 : 我奉上重賞 : 2p(稅前) : 謝謝 verilog這種硬體描述語言一開始寫起來真的是很不爽＠＠你們有教verilog嗎？還是都是自己學ＱＱ台大資工的計算機結構作業也是用verilog寫CPU 不過不是floating point的還好沒有那麼複雜ＱＱ想到verilog 我就豆頁好痛彥州會寫你可以問他 ob'_'ov -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.71.164 ※ 文章網址: https://www.ptt.cc/bbs/Marginalman/M.1493138503.A.3CF.html

→

FleurduLapin

04/26 00:43, , 1^F

04/26 00:43, 1^F

推

Ardt4113C

04/26 00:43, , 2^F

04/26 00:43, 2^F

噓

Firstshadow

04/26 00:45, , 3^F

04/26 00:45, 3^F