[閒聊] 會設計Single Cycle CPU的進來

看板Marginalman作者 (酷拉皮卡買醬油)時間8年前 (2017/04/25 18:34), 編輯推噓-1(1推 2噓 2→)
留言5則, 4人參與, 最新討論串1/3 (看更多)
有沒有人 會用verilog 設計一個 Single Cycle CPU 還有報告 我奉上重賞 2p(稅前) 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.113.68.213 ※ 文章網址: https://www.ptt.cc/bbs/Marginalman/M.1493116468.A.D24.html
噓
04/25 18:35, , 1F
87
04/25 18:35, 1F
推
04/25 18:35, , 2F
我同學會Verilog 但寫CPU+報告 恩 會不會太複雜
04/25 18:35, 2F
→
04/25 18:35, , 3F
給窩去信仰之跳 作業自己做(／‵Д′)／~ ╧╧
04/25 18:35, 3F
噓
04/25 18:36, , 4F
重賞
04/25 18:36, 4F
→
04/25 19:14, , 5F
我 但是忘光了
04/25 19:14, 5F
‣ 更多 ILoveElsa 的文章
文章代碼(AID): #1O_oOqqa (Marginalman)
討論串 (同標題文章)
以下文章回應了本文 (最舊先)：
完整討論串 (本文為第 1 之 3 篇)：
排序： 最新先 | 最舊先 | 留言數
在新視窗開啟完整討論串 (共3篇)
‣ 更多 ILoveElsa 的文章
文章代碼(AID): #1O_oOqqa (Marginalman)