Re: [問題] Linux SMP 是否需要 cache coherency ꨠ…

看板LinuxDev作者時間14年前 (2010/02/22 20:57), 編輯推噓1(1推 0噓 5→)
留言6則, 3人參與, 最新討論串1/6 (看更多)
: → richliu:那只是你沒有碰到 non-coherence platfrom 02/22 20:07 : → richliu:如果是 SMP 又是 non hw-coherence platform, 那很麻煩 02/22 20:08 Linux source code 裡不知道有沒有 SMP + non hw-coherence 的例子可參考 ? 目前正在弄一顆 MIPS SoC, 有三個 processor (CPU 複製貼上三份), 經由單一 bus 共享 memory, processor 之間沒有 hw cache coherence protocol, 而且為了 performance 考量, 使用 write-back cache, 想到就頭大. 看了一下 linux mips architecture 的 source code, 發現應該幾乎不可能做到 SMP (在我的 hw 條件下), 或者需要改非常大, 難度頗高. 我懷疑在這樣的條件下, 根本沒有人做到 Linux SMP. 不知道有沒有人有相關經驗或資訊可供參考 ? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.32.230.35
→
02/22 22:44, , 1F
可以作到~但如你所說工程很大..如果從頭做起
02/22 22:44, 1F
→
02/22 22:47, , 2F
GOOGLEㄧ下似乎早已有MIPS SMP
02/22 22:47, 2F
推
02/22 22:48, , 3F
你用的MIPS core，有無TSO的觀念？有的話就好辦了
02/22 22:48, 3F
→
02/23 01:13, , 4F
如果是這樣的話, 你其他顆 CPU 有沒有接受 external
02/23 01:13, 4F
→
02/23 01:14, , 5F
interrupt. 如果有才有機會. ARM 有 inter-processor
02/23 01:14, 5F
→
02/23 01:14, , 6F
interrupt. 可以用這個做 cache coherence 的動作.
02/23 01:14, 6F
‣ 更多 jeunder 的文章
文章代碼(AID): #1BWdz1u5 (LinuxDev)
討論串 (同標題文章)
以下文章回應了本文 (最舊先)：
完整討論串 (本文為第 1 之 6 篇)：
排序： 最舊先 | 最新先 | 留言數
在新視窗開啟完整討論串 (共6篇)
‣ 更多 jeunder 的文章
文章代碼(AID): #1BWdz1u5 (LinuxDev)