看板 [ LinuxDev ]
討論串[問題] Linux SMP 是否需要 cache coherency ꨠ…
共 6 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
2
下一頁
尾頁
#6
Re: [問題] Linux SMP 是否需要 cache coherency ꨠ…
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者roylee17 (把我id還我阿......)時間15年前 (2010/02/23 16:44), 編輯資訊
0
0
2
內容預覽:
網頁中的例子，spin_lock 是建立在 core_lock 上. 而 core_lock 又建立在. "Shared on-chip L2 SRAM - Cannot be cacheable". 所以，到底還是需要 non-cacheable / coherent memory. --. ※
#5
Re: [問題] Linux SMP 是否需要 cache coherency ꨠ…
推噓1(1推 0噓 7→)留言8則，0人參與, 最新作者jeunder時間15年前 (2010/02/23 15:28), 編輯資訊
0
0
2
內容預覽:
看起來 kernel 裡面有太多 code 都是假設有 multi-processor cache coherence.. spin lock 也只能用來確保 atomic,. 然而有太多地方都直接 read/write memory 給 MP 之間取用,. 完全沒有對 cache coherenc
(還有409個字)
#4
Re: [問題] Linux SMP 是否需要 cache coherency ꨠ…
推噓0(0推 0噓 2→)留言2則，0人參與, 最新作者jeunder時間15年前 (2010/02/23 15:09), 編輯資訊
0
0
0
內容預覽:
有的, 手頭上的板子, CPU 間彼此觸發對方的 software interrupt 是可以做到的.. 但還是很困難做到 SMP, 這種 inter-processor cache coherence 的機制應該主要是. 用於解決 non-coherence DMA 的問題.. --. ※ 發信站
#3
Re: [問題] Linux SMP 是否需要 cache coherency ꨠ…
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者roylee17 (把我id還我阿......)時間15年前 (2010/02/22 19:21), 編輯資訊
0
0
0
內容預覽:
LL/SC 是 mips 中，實做RMW(read-modify-write) sequece. 最底層(也是唯一的）基礎建設. 節錄自 MIPS32 ARCHITECTURE Spec. -----------------. Store Conditional Word:. Atomic RMW
(還有572個字)
#2
Re: [問題] Linux SMP 是否需要 cache coherency ꨠ…
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者callisto2 (tte)時間15年前 (2010/02/22 19:12), 編輯資訊
0
0
0
內容預覽:
我對 MPIS 不熟, 不過有個基本作法是：. 1. 把 shared data structure 的 pages 設成 non-cacheable. 或 2. 對 shared data structure 有寫入動作時, flush 寫入的 cache line. 但是這些運作都不是 atom
(還有34個字)
首頁
上一頁
1
2
下一頁
尾頁