Re: 不知道如何修改的error

看板ICDESIGN作者geneliu (^^)時間20年前 (2005/12/31 00:54)推噓0(0推 0噓 1→)

留言1則, 1人參與討論串2/4 (看更多)

※ 引述《eass (風信子 )》之銘言： : 跑mac7x7時出現的error : Error! Module (test) has a `timescale directive but : previous modules do not [Verilog-MODTDN] : "testbench.v", 9: module test; : 1 error : 好像都要改testbench的樣子 : 請問助教要如何修改? : 推 phylin:lib.v 第一行 // 去掉 : 推 eass:結果還一樣... : 推 schlieffen:我也是同樣的問題 : 推 schlieffen:一樓的方法有效 : 推 eass:真的嗎？我改了之後出現以下的 error.... Error! Module (AN2) has a `timescale directive but previous modules do not [Verilog-MODTDN] "lib.v", 4: module AN2(Z, A, B); 請問要如何處理 >"<? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.135.97.120

→

phylin

12/31 07:42, , 1^F

12/31 07:42, 1^F

‣ 返回看板[ ICDESIGN ] 課程

‣ 更多 geneliu 的文章

文章代碼(AID): #13jMOt_V (ICDESIGN)