看板 [ ICDESIGN ]
討論串不知道如何修改的error
共 4 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#4
Re: 不知道如何修改的error
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者ErnestK (紀律)時間20年前 (2006/01/03 22:01), 編輯資訊
0
0
0
內容預覽:
我注意到了. "previous modules do not"這一個訊息. 所以發現. 在打 verilog lib.v mac2x2.v testbench_mac2x2.v 的時候. 如果改成 verilog mac2x2.v lib.v testbench_mac2x2.v 就會出現錯誤訊息
#3
Re: 不知道如何修改的error
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者ErnestK (紀律)時間20年前 (2006/01/03 12:41), 編輯資訊
0
0
0
內容預覽:
我也遇到這樣的Error. 請問一下要怎麼處理呢？. 有人會嗎？. 明天就要交了><. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 140.112.20.63.
#2
Re: 不知道如何修改的error
推噓0(0推 0噓 1→)留言1則，0人參與, 最新作者geneliu (^^)時間20年前 (2005/12/31 00:54), 編輯資訊
0
0
0
內容預覽:
我改了之後出現以下的 error..... Error! Module (AN2) has a `timescale directive but. previous modules do not [Verilog-MODTDN]. "lib.v", 4: module AN2(Z, A, B);.
#1
不知道如何修改的error
推噓7(7推 0噓 0→)留言7則，0人參與, 最新作者eass (風信子 )時間20年前 (2005/12/28 12:53), 編輯資訊
0
0
0
內容預覽:
跑mac7x7時出現的error. Error! Module (test) has a `timescale directive but. previous modules do not [Verilog-MODTDN]. "testbench.v", 9: module test;. 1 err
(還有138個字)
首頁
上一頁
1
下一頁
尾頁