[理工] 108交大 計組

看板Grad-ProbAsk作者 (白影弓)時間6年前 (2019/11/13 18:59), 6年前編輯推噓12(12推 0噓 26→)
留言38則, 4人參與, 6年前最新討論串2/2 (看更多)
想問16 17題 https://i.imgur.com/ufJTG9m.jpg
a選項我認為反例是reg file可被存取兩次，但只有一份copy d選項是錯最後一句 b的話不懂為什麼是對的 然後c是錯在latch這個字嗎？ https://i.imgur.com/4Txu0B6.jpg
這題的話不知道為何a是對的 c沒有聽過memory hazard...google好像也沒找到類似的詞 這是交大自己創出來誤導的選 項嗎？ 如果想法有錯再麻煩訂正了...感謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.75.253.231 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1573642778.A.381.html ※ 編輯: gash55025502 (42.75.253.231 臺灣), 11/13/2019 19:00:24
推
11/13 20:01, 6年前 , 1F
17a意思就是不管怎麼樣control hazard就是無法避免
11/13 20:01, 1F
→
11/13 20:03, 6年前 , 2F
理由是不可能可以預測到未來
11/13 20:03, 2F
→
11/13 20:03, 6年前 , 3F
17c跟你看法一樣
11/13 20:03, 3F
推
11/13 20:52, 6年前 , 4F
16a更明顯的錯是最後一句 c是錯在not necessary
11/13 20:52, 4F
推
11/13 22:03, 6年前 , 5F
請問16.c的latch是什麼？ 這個選項可以解釋一下嗎
11/13 22:03, 5F
→
11/13 22:04, 6年前 , 6F
另外17c 算盤有提到是發生在mem stage的hazard
11/13 22:04, 6F
推
11/13 22:09, 6年前 , 7F
那是structrual hazard 不只發生在memory這個元件上
11/13 22:09, 7F
推
11/13 22:13, 6年前 , 8F
不是 這跟ex hazard一起被歸類在Data hazard這個項目下
11/13 22:13, 8F
→
11/13 22:13, 6年前 , 9F
11/13 22:13, 9F
→
11/13 22:21, 6年前 , 10F
但這個data hazard跟這邊提到的是兩回事
11/13 22:21, 10F
→
11/13 22:22, 6年前 , 11F
它那個MEM是表示MEM stage並非Memory
11/13 22:22, 11F
→
11/13 22:24, 6年前 , 12F
16.c latch意思就是D Flip-Flop那個latch，把它想成用
11/13 22:24, 12F
→
11/13 22:25, 6年前 , 13F
來儲存資料的暫存區即可
11/13 22:25, 13F
→
11/13 22:27, 6年前 , 14F
對multi-cycle machine來說為了保持一個cycle一個instr
11/13 22:27, 14F
→
11/13 22:28, 6年前 , 15F
使用，必須要用暫存區儲存上一個instr.運算後的結果
11/13 22:28, 15F
→
11/13 22:29, 6年前 , 16F
這跟pipelined machine是一樣的概念，所以它說不是必需
11/13 22:29, 16F
→
11/13 22:29, 6年前 , 17F
就是錯的，大概是這樣
11/13 22:29, 17F
→
11/13 23:10, 6年前 , 18F
multi-cycle 不是一個指令自己在datapath中過好幾
11/13 23:10, 18F
→
11/13 23:10, 6年前 , 19F
個cycle嗎？為何需要暫存區呢
11/13 23:10, 19F
→
11/13 23:12, 6年前 , 20F
16.c不是應該要是pipeline register嗎？所以是latch
11/13 23:12, 20F
→
11/13 23:12, 6年前 , 21F
=pipeline register嗎？
11/13 23:12, 21F
推
11/13 23:22, 6年前 , 22F
跟樓上原po同樣問題@@
11/13 23:22, 22F
推
11/13 23:36, 6年前 , 23F
11/13 23:36, 23F
推
11/13 23:55, 6年前 , 24F
Multi-cycle還是要讀一下課本（概略、方塊圖、文字描
11/13 23:55, 24F
→
11/13 23:55, 6年前 , 25F
述），不然我也很難解釋清楚
11/13 23:55, 25F
→
11/13 23:57, 6年前 , 26F
說latch的原因還是怕跟register file 搞混，這兩個雖
11/13 23:57, 26F
→
11/13 23:57, 6年前 , 27F
然都是暫時保存資料，但實際上電路實作還是差很多的。
11/13 23:57, 27F
推
11/13 23:58, 6年前 , 28F
剛剛翻到張凡的課本了 感謝兩位大大！
11/13 23:58, 28F
推
11/14 00:04, 6年前 , 29F
mem那個是我搞錯了 我覺得b大說的對
11/14 00:04, 29F
→
11/14 00:42, 6年前 , 30F
好的我再研究一下 感謝各位大大
11/14 00:42, 30F
→
11/14 01:13, 6年前 , 31F
11/14 01:13, 31F
推
11/14 11:41, 6年前 , 32F
是這樣理解沒錯，這個邏輯跟pipelined machine 是一樣
11/14 11:41, 32F
→
11/14 11:41, 6年前 , 33F
的
11/14 11:41, 33F
→
11/14 12:03, 6年前 , 34F
了解 非常感謝 那如果是Single cycle的話 是否就真
11/14 12:03, 34F
→
11/14 12:03, 6年前 , 35F
的不需要暫存器了呢？
11/14 12:03, 35F
推
11/14 13:08, 6年前 , 36F
不需要一個暫存區特別暫存上一個指令的值，因爲已經儲
11/14 13:08, 36F
→
11/14 13:08, 6年前 , 37F
存到reg. file 了，並不是不需要暫存器
11/14 13:08, 37F
→
11/14 13:10, 6年前 , 38F
了解！感謝大大
11/14 13:10, 38F
‣ 更多 gash55025502 的文章
文章代碼(AID): #1To-8QE1 (Grad-ProbAsk)
‣ 更多 gash55025502 的文章
文章代碼(AID): #1To-8QE1 (Grad-ProbAsk)