[理工] 107台科 計組（control signal)！

看板Grad-ProbAsk作者 (andrew)時間5年前 (2019/01/12 13:04), 編輯推噓6(6推 0噓 11→)
留言17則, 5人參與, 5年前最新討論串1/3 (看更多)
https://i.imgur.com/SNOG29T.jpg
https://i.imgur.com/kSTn2DI.jpg
這題一直搞不懂，因為以cycle來看的話，同時會有不同指令在不同階段執行，那也就是 說有可能一方面mem write=1另一方面MemtoReg=1嗎？ 我是以這為前提去做，卻發現有些矛盾的地方，比如說：9 cycle時，沒有任何指令的ID 在執行，但RegDst卻=1、7 cycle forward A=00 forward B=01 但我算卻是 instruction 4 forward instruction 5---B=10，然後instruction 4 forwa rd instruction 6---A=01 雖然我的答案自己也覺得有些不穩，但至少這題B不可能=01吧！唯一B=01的可能就是 ins tructuon 3 forward imstruction 5，但這樣做根本沒意義，因為中間instruction 4就 蓋掉了，值仍然是錯的……… 這題一直想不太通，求解…… -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.242.236.177 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1547269472.A.ACC.html
推
01/12 13:23, 5年前 , 1F
RegDst在EX stage 然後這題的FowardB線路跟原版的
01/12 13:23, 1F
→
01/12 13:23, 5年前 , 2F
不太一樣 要注意
01/12 13:23, 2F
→
01/12 14:40, 5年前 , 3F
可是在IF階段就知道指令了吧？那時候就可以決定RegDst c
01/12 14:40, 3F
→
01/12 14:40, 5年前 , 4F
ontrol signal了不是嗎？
01/12 14:40, 4F
推
01/12 15:03, 5年前 , 5F
01/12 15:03, 5F
→
01/12 15:03, 5年前 , 6F
我之前也有問過類似的問題可以參考下面的推文，在上
01/12 15:03, 6F
→
01/12 15:03, 5年前 , 7F
冊的P.439，把那個表格背起來，對照一下應該就出來了
01/12 15:03, 7F
推
01/12 15:17, 5年前 , 8F
補充一點，如s大所說，這題forward不太一樣，主要看
01/12 15:17, 8F
→
01/12 15:17, 5年前 , 9F
的是那些control signals在哪個階段(EX. Mem.)決定
01/12 15:17, 9F
推
01/27 18:09, 5年前 , 10F
請問這題cycle 8 的Forwarding B答案是不是錯了？ EX
01/27 18:09, 10F
→
01/27 18:09, 5年前 , 11F
階段的xor的rt有data hazard耶，應該要設10去抓or的rd
01/27 18:09, 11F
→
01/27 18:09, 5年前 , 12F
對吧？
01/27 18:09, 12F
→
01/27 18:09, 5年前 , 13F
cycle 8我排出來是
01/27 18:09, 13F
→
01/27 18:09, 5年前 , 14F
這樣
01/27 18:09, 14F
推
02/15 23:33, 5年前 , 15F
cycle8 fwB是$0data harzard,在control的程式裡暫存0是
02/15 23:33, 15F
→
02/15 23:33, 5年前 , 16F
特例不處理
02/15 23:33, 16F
推
02/16 08:03, 5年前 , 17F
謝謝樓上大大提醒，祝20分鐘後考試順利XD
02/16 08:03, 17F
‣ 更多 Aa841018 的文章
文章代碼(AID): #1SENLWhC (Grad-ProbAsk)
‣ 更多 Aa841018 的文章
文章代碼(AID): #1SENLWhC (Grad-ProbAsk)