[理工] 計組 Pipeline 的Control signals
想問的是(3)，請問Control signals怎麼判斷？
根據第三張圖，現在lw在WB，beq在ID，
如果RegDst是X，這樣lw怎麼知道要回寫到那一個Reg?
奇怪的是，我翻了Pipeline的圖，竟然沒有那個需要RegDst控制的MUX，所以lw是靠Forwarding的MEM/WB.RegisterRd來判斷，請問RegDst真的存在嗎？
覺得這部分很模糊，再麻煩各位大大解惑
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.214.177.67
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1545973098.A.413.html
推
12/28 13:18,
7年前
, 1F
12/28 13:18, 1F
→
12/28 13:18,
7年前
, 2F
12/28 13:18, 2F
→
12/28 13:19,
7年前
, 3F
12/28 13:19, 3F
→
12/28 13:20,
7年前
, 4F
12/28 13:20, 4F
推
12/28 13:22,
7年前
, 5F
12/28 13:22, 5F
→
12/28 13:22,
7年前
, 6F
12/28 13:22, 6F
→
12/28 14:00,
7年前
, 7F
12/28 14:00, 7F