看板 [ Grad-ProbAsk ]
討論串[理工] 107台科 計組（control signal)！
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#1
[理工] 107台科 計組（control signal)！
推噓6(6推 0噓 11→)留言17則，0人參與, 5年前最新作者Aa841018 (andrew)時間5年前 (2019/01/12 13:04), 編輯資訊
1
2
0
內容預覽:
https://i.imgur.com/SNOG29T.jpg. https://i.imgur.com/kSTn2DI.jpg. 這題一直搞不懂，因為以cycle來看的話，同時會有不同指令在不同階段執行，那也就是說有可能一方面mem write=1另一方面MemtoReg=1嗎？. 我是以這為前提
(還有281個字)
#2
Re: [理工] 107台科 計組（control signal)！
推噓2(2推 0噓 3→)留言5則，0人參與, 5年前最新作者wei12f8158 (WEI)時間5年前 (2019/01/27 18:18), 5年前編輯資訊
1
5
0
內容預覽:
請問一下這題8th cycle的Forwarding B答案是不是錯了？. https://i.imgur.com/Y4buIT5.jpg. https://i.imgur.com/kHRjsLG.jpg. https://i.imgur.com/sRNPzhw.jpg. 我排出來是這樣，xor的r
(還有146個字)
#3
Re: [理工] 107台科 計組（control signal)！
推噓1(1推 0噓 3→)留言4則，0人參與, 4年前最新作者Aa841018 (andrew)時間4年前 (2020/01/09 00:50), 編輯資訊
0
5
0
內容預覽:
請問RegDst，後面7-9cycle是1，是因為R-type在WB，但5 cycle 時，SW在WB，RegDst不應該是X嗎？怎麼會是1？. 然後6 cycle lw在WB應該是0吧？但答案寫1…. 想了好久還是想不通. --. ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 39.9.6
首頁
上一頁
1
下一頁
尾頁