看板 [ Electronics ]
討論串[問題] 請問關於delay加法器的寫法
共 4 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#4
Re: [問題] 請問關於delay加法器的寫法
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者Aragom (清風闌夜起)時間18年前 (2008/04/09 10:50), 編輯資訊
0
0
0
內容預覽:
假設這 delay line 的 bus 為 n-bit. 寫法類似如上. reg [n-1:0] delay_r [0:127];. integer i;. always @ (posedge clk or negedge n_rst). begin. if (!n_rst). begin. fo
(還有366個字)
#3
Re: [問題] 請問關於delay加法器的寫法
推噓3(3推 0噓 7→)留言10則，0人參與, 最新作者duffrose (膩不藥罐)時間18年前 (2008/04/08 23:42), 編輯資訊
0
0
0
內容預覽:
##################################################################################################################. In the "#" segment, which can be c
(還有149個字)
#2
Re: [問題] 請問關於delay加法器的寫法
推噓0(0推 0噓 1→)留言1則，0人參與, 最新作者sasako (微笑待人)時間18年前 (2008/04/08 23:04), 編輯資訊
0
0
0
內容預覽:
假設in是 1bit 好了. reg shift_register[127:0];. integer i ;. always @ (posedge clk or negedge n_rst)begin. if(!n_rst)begin. shift_register <= 'b0 ;. end. e
(還有233個字)
#1
[問題] 請問關於delay加法器的寫法
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者aaming (............)時間18年前 (2008/04/08 21:01), 編輯資訊
0
0
0
內容預覽:
最近寫verilog遇到了一個問題. 如下圖. In ----------> + ------>Out. | ^. | |(-). | |. Z^(-128) |. | |. | |. -------. 由於用了128個dely cell 只會傻傻的使用一級一級串接的寫. 在撰寫上非常的不方便, 所
首頁
上一頁
1
下一頁
尾頁