討論串[問題] verilog
共 9 篇文章
內容預覽:
interconnection delay在Verilog的標準名詞叫net delay。. 從"IEEE 1800-2009 Sec. 28.16 Gate and net delays". 可以看出net delay是使用inertial delay model，並不是transport del
(還有343個字)
內容預覽:
剛學verilog不久 想請教板友有關verilog delay models的問題. 據我所了解inertial delay是描述gate delay. 例如 : and #4 (out,in1,in2);. 而transport delay是用來model interconnection del
(還有97個字)
內容預覽:
請問如果 我有兩個訊號 A 跟 B. A跟B是反相. (case 1). assign B = ~A;. always@(posedge clk). begin. if(rst). A<=0;. else. A<=~A;. end. (case 2). always@(posedge clk). b
(還有136個字)
內容預覽:
用4bit去 小小的合成一下!!. http://0rz.tw/MvgMV. 沒想到跟我猜想的不一樣!!. 我以為sythesis會盡量去減少使用加法器. 所以要減少使用的話可能還是要改寫一下. module ABS(osc_clk,a,b,abs);. input osc_clk;. input
(還有165個字)