討論串[問題] 數位邏輯設計
共 5 篇文章
首頁
上一頁
1
下一頁
尾頁

推噓0(0推 0噓 2→)留言2則,0人參與, 最新作者file70042 (╮( ̄▽ ̄)╭)時間17年前 (2007/07/28 22:56), 編輯資訊
1
0
0
內容預覽:
Write an HDL behavioral description of a D flip-flop. with asynchronous preset and clear. inputs outputs. ___________________________ __________. pres
(還有147個字)

推噓0(0推 0噓 0→)留言0則,0人參與, 最新作者Maddulin (what else do u focus?)時間17年前 (2007/07/29 01:07), 編輯資訊
0
0
0
內容預覽:
引述《file70042 (╮( ̄▽ ̄)╭)》之銘言:. behavior in verilog. always @(posedge clk or present or clear). case({present, clear}). 2'b00: {q,q'}={1,1};. 2'b01: ={

推噓1(1推 0噓 2→)留言3則,0人參與, 最新作者ICRO (╮( ̄▽ ̄)╭)時間17年前 (2007/08/10 15:40), 編輯資訊
1
0
0
內容預覽:
請問這一題我這樣寫對不對. 他題目是 寫一個特殊正邊緣觸發的正反器. 2個輸入 d1 d2 然後一個控制哪輸入between the two. 用behavioral寫. ________________________________________________________________
(還有81個字)

推噓1(1推 0噓 1→)留言2則,0人參與, 最新作者deathcustom (DSM......)時間17年前 (2007/08/10 16:13), 編輯資訊
0
0
0
內容預覽:
引述《ICRO (╮( ̄▽ ̄)╭)》之銘言:. 我重新寫. module D_FF( Q_out, D1_in, D2_in, s_in, clk_in);. %盡量標明input output. output Q_out;. input D1_in, D2_in, s_in, clk_in;.
(還有574個字)

推噓5(5推 0噓 6→)留言11則,0人參與, 最新作者kimkimkimkim (金金金金)時間16年前 (2008/01/26 17:40), 編輯資訊
0
0
0
內容預覽:
小弟想自己讀數位邏輯設計~~. 可是想讀中文書~~. 想知道各位大大會推薦哪本??. 謝謝~~. --. 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 140.118.229.152.
首頁
上一頁
1
下一頁
尾頁