[問題] 數位邏輯設計
Write an HDL behavioral description of a D flip-flop
with asynchronous preset and clear
inputs outputs
___________________________ __________
preset clear clock D Q Q'
0 1 X X 1 0
1 0 X X 0 1
0 0 X X 1 1
____________________________ __________
1 1 ↑ 0 0 1
1 1 ↑ 1 1 0
1 1 0 X NO change
請問
有強者大大知道這題在問啥咩?
希望能給小弟我ㄧ個方向
例如 怎麼去解題提示之類的
先謝謝囉~ <(_ _)>
--
時間會很自然而然地告訴你
誰是你真正的朋友可是
答案總是太殘酷...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.168.133.205
→
07/28 23:08, , 1F
07/28 23:08, 1F
→
07/28 23:23, , 2F
07/28 23:23, 2F
討論串 (同標題文章)