Re: [問題] 數位邏輯設計
看板Electronics作者Maddulin (what else do u focus?)時間17年前 (2007/07/29 01:07)推噓0(0推 0噓 0→)留言0則, 0人參與討論串2/5 (看更多)
※ 引述《file70042 (╮(￣▽￣)╭)》之銘言：
: 標題: [問題] 數位邏輯設計
: 時間: Sat Jul 28 22:56:31 2007
:
: Write an HDL behavioral description of a D flip-flop
:
: with asynchronous preset and clear
:
: inputs outputs
: ___________________________ __________
: preset clear clock D Q Q'
:
: 0 1 X X 1 0
: 1 0 X X 0 1
: 0 0 X X 1 1
: ____________________________ __________
:
: 1 1 ↑ 0 0 1
: 1 1 ↑ 1 1 0
: 1 1 0 X NO change
:
: 請問
: 有強者大大知道這題在問啥咩?
: 希望能給小弟我ㄧ個方向
: 例如 怎麼去解題提示之類的
: 先謝謝囉~ <(_ _)>
:
: --
: 時間會很自然而然地告訴你
: 誰是你真正的朋友可是
: 答案總是太殘酷...
:
: --
: ※ 發信站: 批踢踢實業坊(ptt.cc)
: ◆ From: 218.168.133.205
: → Maddulin:就簡單的叫你用HDL描述指定的D-F/F的電路行為 07/28 23:08
: → ICRO:中間那個圖裏面我不會設 可以麻煩大大解答嗎 07/28 23:23
behavior in verilog
always @(posedge clk or present or clear)
case({present, clear})
2'b00: {q,q'}={1,1};
2'b01: ={0,1};
2'b10: ={1,0};
2'b11: ={D,D'};
endcase
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.141.98.182
討論串 (同標題文章)