看板 [ Electronics ]
討論串[問題] Layout的問題
共 5 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#5
Re: [問題] Layout的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者wediffer (^^)時間19年前 (2006/05/17 08:42), 編輯資訊
0
0
0
內容預覽:
cic. .35 cmos process ＮＭＯＳ的ＢＵＬＫ一定要接ＶＳＳ. 但ＰＭＯＳ可以換很多個ＮＷＥＬＬ所以不用一定ＳＯＵＲＣＥ接ＢＵＬＫ. .18 CMOS PROCESS 聽說ＮＭＯＳ ＢＵＬＫ也不一定要接ＶＳＳ好像有ＰＷＥＬＬ可畫的樣子. --. ※ 發信站: 批踢踢實業坊(ptt.c
#4
Re: [問題] Layout的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者wildwolf.時間19年前 (2006/05/17 08:32), 編輯資訊
0
0
0
內容預覽:
【 在 vmaxticofat.bbs@ptt.cc (我爸抓了一隻鴿子給我) 的大作中提到: 】. 這種就是標準的只管模擬不管 layout.. NMOS body 就是接地, simulation 重跑就對了。. --. 我是........ 可愛的哲哲喔.... ※ 來源:‧四百年來第一靠邊站
#3
Re: [問題] Layout的問題
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者a1010101 (歐啦歐啦)時間19年前 (2006/05/17 02:43), 編輯資訊
0
0
0
內容預覽:
1. 所有的GND都要接在一起 所以你的M3必然要跟M1接 GND LABEL可以打在M3也可以打M1. 重點是打的LABEL要對LAYER 哪個LAYER就要那層那個LABEL 就是那個XX的顏色要對. M1打M3 LABEL LVS會對不到. 2. 你畫錯了 不是全部的SOURCE都要往下拉或往
#2
Re: [問題] Layout的問題
推噓3(3推 0噓 1→)留言4則，0人參與, 最新作者deathcustom (空無)時間19年前 (2006/05/17 02:17), 編輯資訊
0
0
0
內容預覽:
BULK接地，方便LAYOUT. 可是為什麼我們要考慮Body Effect. 就是因為不是所有Source都會接到Bulk. 看一下MOS Structure. P-substrate,N-well Technology. NMOS在P-sub裡面，Bulk(p+)就直接接地. 而Source不一
#1
[問題] Layout的問題
推噓3(3推 0噓 1→)留言4則，0人參與, 最新作者vmaxticofat (我爸抓了一隻鴿子給我)時間19年前 (2006/05/17 01:44), 編輯資訊
0
0
0
內容預覽:
各位前輩!~. 小弟我現在在畫TSMC 0.18 RF的layout，但是我發現我不知道"接地"在哪，. 聽人家說是在Metal 1，也就是電晶體的bulk，但我有個兩個疑問(在Bulk=接地)跟. 大家討論一下. 1. 如果是NMOS的Source(Metal 3)要接地，就是往下打Via到Met
(還有43個字)
首頁
上一頁
1
下一頁
尾頁