Re: [問題] Layout的問題
※ 引述《vmaxticofat (我爸抓了一隻鴿子給我)》之銘言：
: 各位前輩!~
: 小弟我現在在畫TSMC 0.18 RF的layout，但是我發現我不知道"接地"在哪，
: 聽人家說是在Metal 1，也就是電晶體的bulk，但我有個兩個疑問(在Bulk=接地)跟
: 大家討論一下
: 1. 如果是NMOS的Source(Metal 3)要接地，就是往下打Via到Metal 1 (Bulk)嗎??
: 2. 如果是Csacode結構，上面那顆NMOS，我模擬時是把Source和Bulk接在一起，現
: 畫Layout時，把Source和Bulk(接地)接在一起，不就把Source接地了嗎??
: 請大大們幫幫忙!!還是Bulk不是接地呀!~~感謝!!~~
BULK接地，方便LAYOUT
可是為什麼我們要考慮Body Effect
就是因為不是所有Source都會接到Bulk
看一下MOS Structure
P-substrate,N-well Technology
NMOS在P-sub裡面，Bulk(p+)就直接接地
而Source不一定
簡言之，你在Layout時，不需要把所有Source都接到bulk
應該這麼說，在設計時，先忽略Bulk......
反正先假設Bulk都接地，可是Source不全然會跟Bulk接在一起
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.230.2.160
推
05/17 02:28, , 1F
05/17 02:28, 1F
推
05/17 02:53, , 2F
05/17 02:53, 2F
推
05/17 03:49, , 3F
05/17 03:49, 3F
→
05/17 16:39, , 4F
05/17 16:39, 4F
討論串 (同標題文章)