All digital dsm design flow
各位版上的先進好：
最近剛接觸設計fractional N PLL, 對於裡面的ddsm設計流程有所疑問。
想請問版上的先進， ddsm在有了設計規格後，設計流程該怎麼執行？是一般的數位電路
設計流程嗎？就是用verilog然後synthesis gate level然後模擬這樣嗎？想說不可能直
接用transistor level custom design...由於不是很清楚整個可靠的flow,希望各位不吝
賜教...
感激不盡...
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 37.228.233.8
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1542482339.A.7DF.html
→
12/06 09:06,
7年前
, 1F
12/06 09:06, 1F
→
12/06 09:08,
7年前
, 2F
12/06 09:08, 2F
討論串 (同標題文章)