看板 [ Electronics ]
討論串All digital dsm design flow
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: All digital dsm design flow
推噓1(1推 0噓 0→)留言1則，0人參與, 8年前最新作者bbyan (BBYAN)時間7年前 (2018/12/02 15:48), 編輯資訊
0
0
0
內容預覽:
有點久沒碰這一塊了，大概講講我的理解. 我是覺得你的DDSM要跟整個PLL先用matlab跑過system performance verification. 建立一些function block的規格. 比如說你的DDSM要用幾階? 要用幾個位元表達你的小數?. 如果這兩個數字都小就可以滿足整體P
(還有646個字)
#1
All digital dsm design flow
推噓0(0推 0噓 2→)留言2則，0人參與, 7年前最新作者Skytrax (Skytrax)時間7年前 (2018/11/18 03:18), 編輯資訊
0
0
0
內容預覽:
各位版上的先進好：. 最近剛接觸設計fractional N PLL, 對於裡面的ddsm設計流程有所疑問。. 想請問版上的先進， ddsm在有了設計規格後，設計流程該怎麼執行？是一般的數位電路設計流程嗎？就是用verilog然後synthesis gate level然後模擬這樣嗎？想說不可能直接
(還有35個字)
首頁
上一頁
1
下一頁
尾頁